Xueshan Technologies Inc.

Canada

Retour au propriétaire

1-100 de 590 pour Xueshan Technologies Inc. Trier par
Recheche Texte
Affiner par
Date
2019 7
Avant 2019 583
Classe IPC
H04N 7/12 - Systèmes dans lesquels le signal de télévision est transmis par un canal ou une pluralité de canaux parallèles, la bande passante de chaque canal étant inférieure à la largeur de bande du signal de télévision 33
G09G 5/00 - Dispositions ou circuits de commande de l'affichage communs à l'affichage utilisant des tubes à rayons cathodiques et à l'affichage utilisant d'autres moyens de visualisation 20
H04N 19/176 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant un bloc, p.ex. un macrobloc 20
G06K 9/36 - Prétraitement de l'image, c. à d. traitement de l'information image sans se préoccuper de l'identité de l'image 17
H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur 17
Voir plus
Résultats pour  brevets
  1     2     3     ...     6        Prochaine page

1.

Signal receiving apparatus and signal processing method thereof

      
Numéro d'application 15988110
Numéro de brevet 10263813
Statut Délivré - en vigueur
Date de dépôt 2018-05-24
Date de la première publication 2019-04-16
Date d'octroi 2019-04-16
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Hung, Chia-Chun
  • Cho, Ting-Nan
  • Cheng, Kai-Wen
  • Tung, Tai-Lai

Abrégé

A signal receiving apparatus includes a phase recovery look, a phase estimation circuit, a phase noise detection circuit, and a bandwidth setting circuit. The phase recovery loop performs a phase recovery process on an input signal according to a bandwidth setting. The phase estimation circuit generates an estimated phase associated with the input signal. The phase noise detection circuit determines a phase noise amount according to the estimated phase. The bandwidth setting circuit calculates an average and a variance of the phase noise amounts, and adjusts the bandwidth setting of the phase recovery loop according to the average and the variance.

Classes IPC  ?

  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
  • H04L 27/00 - Systèmes à porteuse modulée

2.

Method for motion vector storage in video coding and apparatus thereof

      
Numéro d'application 16084108
Numéro de brevet 10382778
Statut Délivré - en vigueur
Date de dépôt 2017-03-13
Date de la première publication 2019-03-21
Date d'octroi 2019-08-13
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Huang, Han
  • Zhang, Kai
  • An, Jicheng

Abrégé

Apparatus and methods are described for a video encoder that uses reference motion vectors (MVs) with reduced precision to generate predicted MVs. The video encoder receives a block of pixels of a video frame and generates a MV for encoding the block of pixels by motion compensation. The video encoder creates a reduced-precision MV by reducing a precision of the generated MV based on a precision reduction scaling factor. The video encoder also stores the reduced-precision MV in a MV buffer as a reference MV for temporal or spatial MV prediction.

Classes IPC  ?

  • H04N 19/52 - Traitement de vecteurs de mouvement par encodage par encodage prédictif
  • H04N 19/105 - Sélection de l’unité de référence pour la prédiction dans un mode de codage ou de prédiction choisi, p.ex. choix adaptatif de la position et du nombre de pixels utilisés pour la prédiction
  • H04N 19/517 - Traitement de vecteurs de mouvement par encodage
  • H04N 19/59 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage prédictif mettant en œuvre un sous-échantillonnage spatial ou une interpolation spatiale, p.ex. modification de la taille de l’image ou de la résolution
  • H04N 19/176 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant un bloc, p.ex. un macrobloc
  • H04N 19/31 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant des techniques hiérarchiques, p.ex. l'échelonnage dans le domaine temporel
  • H04N 19/33 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant des techniques hiérarchiques, p.ex. l'échelonnage dans le domaine spatial
  • H04N 19/91 - Codage entropique, p.ex. codage à longueur variable ou codage arithmétique

3.

Symbol rate estimating device and method and adjacent channel interference detecting device

      
Numéro d'application 15909116
Numéro de brevet 10224971
Statut Délivré - en vigueur
Date de dépôt 2018-03-01
Date de la première publication 2019-03-05
Date d'octroi 2019-03-05
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Cho, Ting-Nan
  • Cheng, Kai-Wen
  • Tung, Tai-Lai

Abrégé

A symbol rate estimating device includes: a power spectrum density (PSD) estimating unit, estimating a PSD of an input signal; an index searching unit, searching for a cut-off frequency index in the PSD; an adjacent channel interference (ACI) detecting unit, detecting whether the input signal has ACI to generate a detection signal; a threshold adjusting unit, generating an adjusted index number threshold according to the detection signal; an index output unit, outputting the cut-off frequency index according to the adjusted index number threshold; and a symbol calculating unit, calculating a symbol rate of the input signal according to the cut-off frequency index.

Classes IPC  ?

  • H04B 1/12 - Montages de neutralisation, d'équilibrage ou de compensation
  • H04B 1/10 - Dispositifs associés au récepteur pour limiter ou supprimer le bruit et les interférences
  • H04L 25/02 - Systèmes à bande de base - Détails

4.

Input/output circuit

      
Numéro d'application 16027436
Numéro de brevet 10305469
Statut Délivré - en vigueur
Date de dépôt 2018-07-05
Date de la première publication 2019-02-28
Date d'octroi 2019-05-28
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Lu, Wen Cai

Abrégé

An input/output circuit includes a first switch element, a control voltage providing circuit and a floating voltage providing circuit. The first switch element includes a control terminal, a first path terminal, a second path terminal and a base terminal. The first path terminal receive a first voltage, and the second path terminal receives a second voltage. The control voltage providing circuit provides a control voltage to the control terminal of the first switch element. The floating voltage providing circuit provides the larger between the first voltage and the second voltage to the base terminal of the first switch element, so as to prevent a leakage current from being generated between the first voltage source or the second voltage source and the base terminal of the first switch element.

Classes IPC  ?

  • H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites
  • H03K 17/0812 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande par des dispositions prises dans le circuit de commande
  • H03K 17/081 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande

5.

Signal processing device and associate equalization circuit and signal processing method

      
Numéro d'application 15890466
Numéro de brevet 10230551
Statut Délivré - en vigueur
Date de dépôt 2018-02-07
Date de la première publication 2019-02-14
Date d'octroi 2019-03-12
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Cho, Ting-Nan
  • Chen, Chia-Wei
  • Cheng, Kai-Wen
  • Tung, Tai-Lai

Abrégé

A signal processing device for a receiver includes: a descrambler, descrambling an input signal to generate a descrambled signal; a phase recovery circuit, performing phase recovery according to the descrambled signal to generate a phase recovered signal; an equalization module, performing equalization according to the phase recovered signal to generate an equalized signal; and a decoder, decoding the equalized signal to obtain data included in the input signal.

Classes IPC  ?

  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
  • H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur
  • H04B 7/185 - Stations spatiales ou aériennes

6.

Roll-off parameter determining method and module

      
Numéro d'application 15890643
Numéro de brevet 10368116
Statut Délivré - en vigueur
Date de dépôt 2018-02-07
Date de la première publication 2019-02-14
Date d'octroi 2019-07-30
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Lai, Szu-Hsiang
  • Chou, Yu-Shen
  • Cheng, Kai-Wen

Abrégé

A roll-off parameter determining module disposed at a receiving terminal is provided. The receiving terminal receives first roll-off information of a first frame and second roll-off information of a second frame. The first frame is adjacent to the second frame. The module for determining a roll-off parameter includes: a register unit; a first determining unit, determining whether one of the first roll-off information and the second roll-off information includes a first data type, and generating a first roll-off parameter indicator; a second determining unit, determining whether one of the first roll-off information and the second roll-off information includes a second data type and outputting a second roll-off parameter indicator; and a look-up table (LUT) unit, looking up an LUT according to the first roll-off parameter indicator and a second roll-off parameter indicator to output a roll-off parameter.

Classes IPC  ?

  • H04N 7/173 - Systèmes à secret analogiques; Systèmes à abonnement analogiques à deux voies, p.ex. l'abonné envoyant un signal de sélection du programme
  • H04N 21/266 - Gestion de canal ou de contenu, p.ex. génération et gestion de clés et de messages de titres d'accès dans un système d'accès conditionnel, fusion d'un canal de monodiffusion de VOD dans un canal multidiffusion
  • H04N 21/2383 - Codage de canal d'un flux binaire numérique, p.ex. modulation
  • H04N 21/61 - Structure physique de réseau; Traitement de signal
  • H03K 19/20 - Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion caractérisés par la fonction logique, p.ex. circuits ET, OU, NI, NON

7.

Current-mode receivers for induction-based communication and related methods

      
Numéro d'application 15867355
Numéro de brevet 10171132
Statut Délivré - en vigueur
Date de dépôt 2018-01-10
Date de la première publication 2019-01-01
Date d'octroi 2019-01-01
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Jin, Liming
  • Low, Eng-Chuan
  • Yong, Chee Hong

Abrégé

A transceiver for use in induction-based communication protocols, such as radio-frequency identification (RFID) and near field communication (NFC), is described. The transceiver may be arranged such that the transmitter and the receiver share a common input/output (I/O) terminal. The transceiver may be configured to interrogate a transponder to which it is inductively coupled, and to wait for the transponder's response. Data transmitted back by the transponder may be detected by sensing an impedance modulation at the I/O terminal or at a node whose impedance varies with the I/O terminal. The impedance modulation may be sensed by allowing a current to be modulated by the impedance variation and by converting the current into a voltage. The corresponding voltage modulation may be sensed by a receiver.

Classes IPC  ?

  • H03F 3/24 - Amplificateurs de puissance, p.ex. amplificateurs de classe B, amplificateur de classe C d'étages transmetteurs de sortie
  • H03M 5/12 - Code à niveau biphasé, p.ex. code à décalage de phase, code Manchester; Code espace-marque biphasé, p.ex. code à double fréquence
  • H04B 5/00 - Systèmes de transmission à induction directe, p.ex. du type à boucle inductive
  • G01R 19/00 - Dispositions pour procéder aux mesures de courant ou de tension ou pour en indiquer l'existence ou le signe
  • G06Q 20/32 - Architectures, schémas ou protocoles de paiement caractérisés par l'emploi de dispositifs spécifiques utilisant des dispositifs sans fil

8.

Scan output flip-flops

      
Numéro d'application 15634007
Numéro de brevet 10361686
Statut Délivré - en vigueur
Date de dépôt 2017-06-27
Date de la première publication 2018-12-27
Date d'octroi 2019-07-23
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Hsieh, Min-Hang
  • Hsu, Wei-Min
  • Yang, Jen-Hang

Abrégé

A scan output flip-flop is provided. The scan output flip-flop outputs a scan-out signal at a first output terminal and includes a selection circuit, a control circuit, and a scan-out stage circuit. The selection circuit is controlled by a first test enable signal to transmit a data signal on a first input terminal or a test signal on a second input terminal to an output terminal of the selection circuit to serve as an input signal. The control circuit is coupled to the output terminal of the selection circuit and controlled by a first clock signal to generate a first control signal and a second control signal according to the input signal. The second control signal is the inverse of the first control signal. The scan-out stage circuit is controlled by the first control signal and the second control signal to generate the scan-out signal.

Classes IPC  ?

  • H03K 3/356 - Circuits bistables
  • G01R 31/3177 - Tests de fonctionnement logique, p.ex. au moyen d'analyseurs logiques
  • G01R 31/317 - Tests de circuits numériques
  • H03K 3/012 - Modifications du générateur pour améliorer le temps de réponse ou pour diminuer la consommation d'énergie
  • H03K 3/037 - Circuits bistables
  • H03K 3/3562 - Circuits bistables du type maître-esclave

9.

Level shifter

      
Numéro d'application 15968829
Numéro de brevet 10340918
Statut Délivré - en vigueur
Date de dépôt 2018-05-02
Date de la première publication 2018-12-06
Date d'octroi 2019-07-02
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Wu, Jun

Abrégé

A level shift includes a bias voltage providing circuit, a level shifting circuit and an output switching circuit. The level shifting circuit includes a high level shifting unit and a low level shifting unit. When the high level shifting unit is in a cut-off state, the high level shifting unit further receives a first bias voltage such that the high level shifting unit is in a partially cut-off state, accordingly increasing a response speed of the high level shifting unit. When the low level shifting unit is in a cut-off state, the low level shifting unit further receives a second bias voltage such that the low level shifting unit is in a partially cut-off state, accordingly increasing a response speed of the low level shifting unit. The level shifter of the present application provides a higher response speed.

Classes IPC  ?

  • H03L 5/00 - Commande automatique de la tension, du courant ou de la puissance
  • H03K 19/0185 - Dispositions pour le couplage; Dispositions pour l'interface utilisant uniquement des transistors à effet de champ
  • H03K 19/20 - Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion caractérisés par la fonction logique, p.ex. circuits ET, OU, NI, NON

10.

Decoding circuit applied to multimedia apparatus and associated decoding method

      
Numéro d'application 15841624
Numéro de brevet 10298944
Statut Délivré - en vigueur
Date de dépôt 2017-12-14
Date de la première publication 2018-10-25
Date d'octroi 2019-05-21
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Lee, Kuan-Chou
  • Cheng, Kai-Wen
  • Tung, Tai-Lai

Abrégé

A decoding circuit applied to a multimedia apparatus is provided. The decoding circuit is for decoding encoded data to generate system information, and includes multiple processing circuits and a determination circuit. The multiple processing circuits individually process the encoded data to generate multiple processed signals, and respectively correspond to multiple bit combinations of a part of the system information. The determination circuit determines the system information according to the multiple processed signals.

Classes IPC  ?

  • H03M 7/00 - Conversion d'un code, dans lequel l'information est représentée par une séquence donnée ou par un nombre de chiffres, en un code dans lequel la même information est représentée par une séquence ou par un nombre de chiffres différents
  • H04N 19/44 - Décodeurs spécialement adaptés à cet effet, p.ex. décodeurs vidéo asymétriques par rapport à l’encodeur
  • H03M 13/00 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes
  • H04H 40/90 - Dispositions caractérisées par des circuits ou composants spécialement adaptés à la réception spécialement adaptés aux systèmes de radiodiffusion couverts par les groupes spécialement adaptés à la réception de la radiodiffusion par satellite
  • H04N 5/455 - Circuits de démodulation
  • H04N 21/40 - Dispositifs clients spécialement adaptés à la réception de contenu ou à l'interaction avec le contenu, p.ex. boîtier décodeur [STB]; Leurs opérations

11.

Multi-core video decoder system having at least one shared storage space accessed by different video decoder cores and related video decoding method

      
Numéro d'application 14537850
Numéro de brevet 10075722
Statut Délivré - en vigueur
Date de dépôt 2014-11-10
Date de la première publication 2018-09-11
Date d'octroi 2018-09-11
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Cheng, Chia-Yun
  • Chuang, Shun-Hsiang
  • Chang, Yung-Chang

Abrégé

A multi-core video decoder system includes a plurality of video decoder cores and a storage device. The video decoder cores are used to decode a picture, wherein each of the video decoder cores decodes a portion of the picture. The storage device has at least one shared storage space accessed by different video decoder cores of the video decoder cores. In addition, an associated video decoding method includes: performing a plurality of video decoding operations to decode a picture, wherein each of the video decoding operations decodes a portion of the picture; and controlling different video decoding operations of the video decoding operations to access at least one shared storage space.

Classes IPC  ?

  • H04N 19/44 - Décodeurs spécialement adaptés à cet effet, p.ex. décodeurs vidéo asymétriques par rapport à l’encodeur
  • H04N 7/12 - Systèmes dans lesquels le signal de télévision est transmis par un canal ou une pluralité de canaux parallèles, la bande passante de chaque canal étant inférieure à la largeur de bande du signal de télévision
  • H04J 3/06 - Dispositions de synchronisation
  • H04N 7/18 - Systèmes de télévision en circuit fermé [CCTV], c. à d. systèmes dans lesquels le signal vidéo n'est pas diffusé
  • H04N 11/02 - Systèmes de télévision en couleurs avec réduction de la largeur de bande

12.

Amplitude demodulators and related methods

      
Numéro d'application 15820211
Numéro de brevet 10374848
Statut Délivré - en vigueur
Date de dépôt 2017-11-21
Date de la première publication 2018-07-12
Date d'octroi 2019-08-06
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Choke, Tieng Ying
  • Hor, Hon Cheong

Abrégé

A circuit for demodulating an input signal is described. The circuit may be configured to demodulate signals modulated with amplitude-based modulation schemes, such as amplitude shift keying (ASK), such that information is encoded in the amplitude of the signals. The circuit may comprise an amplitude detector for extracting the envelope of a received amplitude-modulated signal, a phase/frequency detector for detecting phase and/or frequency shifts, and a selector configured to select one between the output of the amplitude detector and the output of the phase/frequency detector. The selector may be controlled by a control circuit including a delay unit.

Classes IPC  ?

  • H04L 27/06 - Circuits de démodulation; Circuits récepteurs
  • H03K 9/02 - Démodulation d'impulsions qui ont été modulées par un signal à variation continue d'impulsions modulées en amplitude
  • H04L 27/00 - Systèmes à porteuse modulée

13.

Circuits for amplitude demodulation and related methods

      
Numéro d'application 15726993
Numéro de brevet 10491437
Statut Délivré - en vigueur
Date de dépôt 2017-10-06
Date de la première publication 2018-07-12
Date d'octroi 2019-11-26
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Cao, Junmin
  • Hor, Hon Cheong
  • Choke, Tieng Ying

Abrégé

A circuit for demodulating an input signal is described. The circuit may be configured to demodulate signals modulated with amplitude-based modulation schemes, such as amplitude shift keying (ASK). The demodulator may comprise a clock extractor configured to generate a clock signal in response to receiving an amplitude-modulated input signal, a phase shifter configured to generate a sampling signal by phase-shifting the clock signal by approximately π/2, and a sampler configured to sample the input signal in correspondence to one or more edges (such as one or more falling edges) of the sampling signal. In this way, the amplitude-modulated input signal may be sampled at its peak, or at least near its peak, thus ensuring high signal fidelity.

Classes IPC  ?

  • H04L 27/152 - Circuits de démodulation; Circuits récepteurs avec démodulation utilisant les propriétés spectrales du signal reçu, p.ex. en utilisant des éléments sélectifs de la fréquence ou sensibles à la fréquence utilisant des oscillateurs commandés, p.ex. dispositions PLL
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H04L 27/38 - Circuits de démodulation; Circuits récepteurs
  • H04N 7/084 - Systèmes pour la transmission simultanée ou séquentielle de plus d'un signal de télévision, p.ex. des signaux d'information additionnelle, les signaux occupant totalement ou partiellement la même bande de fréquence avec insertion du signal dans l'intervalle de suppression horizontal
  • H04L 27/26 - Systèmes utilisant des codes à fréquences multiples
  • H04L 27/00 - Systèmes à porteuse modulée
  • H01P 1/18 - Déphaseurs
  • H04B 5/00 - Systèmes de transmission à induction directe, p.ex. du type à boucle inductive
  • H04L 27/06 - Circuits de démodulation; Circuits récepteurs
  • H03D 1/22 - Circuits homodyne ou circuits synchrodyne
  • H04L 7/033 - Commande de vitesse ou de phase au moyen des signaux de code reçus, les signaux ne contenant aucune information de synchronisation particulière en utilisant les transitions du signal reçu pour commander la phase de moyens générateurs du signal de synchronisation, p.ex. en utilisant une boucle verrouillée en phase

14.

Method and apparatus for performing image processing operation based on frame/algorithm selection

      
Numéro d'application 15894944
Numéro de brevet 10356311
Statut Délivré - en vigueur
Date de dépôt 2018-02-13
Date de la première publication 2018-06-21
Date d'octroi 2019-07-16
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Ho, Cheng-Tsai
  • Chen, Ding-Yun
  • Ju, Chi-Cheng

Abrégé

An exemplary image processing method includes the following steps: receiving an image input composed of at least one source image; receiving algorithm selection information corresponding to each source image; checking corresponding algorithm selection information of each source image to determine a selected image processing algorithm from a plurality of different image processing algorithms; and performing an object oriented image processing operation upon the source image based on the selected image processing algorithm. The algorithm selection information indicates an image quality of each source image and is generated from one of an auxiliary sensor, an image processing module of an image capture apparatus, a processing circuit being one of a video decoder, a frame rate converter, and an audio/video synchronization (AV-Sync) module, or is a user-defined mode setting.

Classes IPC  ?

  • H04N 5/232 - Dispositifs pour la commande des caméras de télévision, p.ex. commande à distance
  • G06K 9/00 - Méthodes ou dispositions pour la lecture ou la reconnaissance de caractères imprimés ou écrits ou pour la reconnaissance de formes, p.ex. d'empreintes digitales

15.

Loop bandwidth adjusting method for phase locked-loop unit and associated loop bandwidth adjusting unit and phase recovery module

      
Numéro d'application 15610743
Numéro de brevet 10075285
Statut Délivré - en vigueur
Date de dépôt 2017-06-01
Date de la première publication 2018-06-07
Date d'octroi 2018-09-11
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Cho, Ting-Nan
  • Cheng, Kai-Wen
  • Tung, Tai-Lai

Abrégé

A bandwidth adjusting method for a phase-locked loop (PLL) unit of a phase recovery module includes: adjusting an operating bandwidth of the PLL unit to a first bandwidth; measuring multiple first phase errors between a compensated input signal, which is generated according to an input signal and a phase compensating signal that the PLL unit generates, and a reference clock signal, and obtaining a first statistical value of the first phase errors; adjusting the operating bandwidth of the PLL unit to a second bandwidth; measuring multiple second phase differences between the compensated input signal and the reference clock signal, and obtaining a second statistical value of the second phase differences; and adjusting the operating bandwidth according to the first statistical value and the second statistical value. The first bandwidth and the second bandwidth are obtained by interpolating an upper bandwidth limit and a lower bandwidth limit.

Classes IPC  ?

  • H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur
  • H04L 7/033 - Commande de vitesse ou de phase au moyen des signaux de code reçus, les signaux ne contenant aucune information de synchronisation particulière en utilisant les transitions du signal reçu pour commander la phase de moyens générateurs du signal de synchronisation, p.ex. en utilisant une boucle verrouillée en phase

16.

Method and apparatus of video compression for pre-stitched panoramic contents

      
Numéro d'application 15600954
Numéro de brevet 10432856
Statut Délivré - en vigueur
Date de dépôt 2017-05-22
Date de la première publication 2018-05-03
Date d'octroi 2019-10-01
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Chang, Tsui-Shan
  • Huang, Yu-Hao
  • Chang, Chih-Kai
  • Liu, Tsu-Ming

Abrégé

Methods and apparatus of compression for pre-stitched pictures captured by multiple cameras of a panoramic video capture device are disclosed. At the encoder side, stitching information associated with a stitching process to form the pre-stitched pictures is used to encode a current block according to embodiments of the present invention, where the stitching information comprises calibration data, matching results, seam position, blending level, sensor data, or a combination thereof. In one embodiment, the stitching information corresponds to matching results associated with a projection process, and projection-based Inter prediction is used to encode the current block by projecting a reference block in a reference pre-stitched picture to coordinates of the current block. In another embodiment, the stitching information corresponds to seam information associated with seam detection, and seam-based Inter prediction is used to encode the current block by utilizing the seam information.

Classes IPC  ?

  • H04N 19/597 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage prédictif spécialement adapté pour l’encodage de séquences vidéo multi-vues
  • H04N 19/176 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant un bloc, p.ex. un macrobloc
  • H04N 19/192 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par le procédé d’adaptation, l’outil d’adaptation ou le type d’adaptation utilisés pour le codage adaptatif le procédé d’adaptation, l’outil d’adaptation ou le type d’adaptation étant itératif ou récursif
  • H04N 5/232 - Dispositifs pour la commande des caméras de télévision, p.ex. commande à distance
  • G06T 3/40 - Changement d'échelle d'une image entière ou d'une partie d'image
  • H04N 19/85 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le pré-traitement ou le post-traitement spécialement adaptés pour la compression vidéo
  • H04N 19/105 - Sélection de l’unité de référence pour la prédiction dans un mode de codage ou de prédiction choisi, p.ex. choix adaptatif de la position et du nombre de pixels utilisés pour la prédiction
  • H04N 19/46 - Inclusion d’information supplémentaire dans le signal vidéo pendant le processus de compression
  • H04N 19/146 - Débit ou quantité de données codées à la sortie du codeur
  • H04N 13/128 - Ajustement de la profondeur ou de la disparité

17.

Merged access units in frame buffer compression

      
Numéro d'application 15786240
Numéro de brevet 10418002
Statut Délivré - en vigueur
Date de dépôt 2017-10-17
Date de la première publication 2018-04-19
Date d'octroi 2019-09-17
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Chao, Ping
  • Lin, Ting-An
  • Wu, Tung-Hsing
  • Yang, Kung-Tsun
  • Chen, Wan-Yu
  • Chiou, Chuang-Chi
  • Wang, Ping-Yao
  • Wu, Wei-Gen
  • Chung, Hsin-Hao
  • Wang, Chih-Ming
  • Chou, Han-Liang
  • Lee, Chung Hsien
  • Chang, Yung-Chang
  • Ju, Chi-Cheng

Abrégé

Aspects of the disclosure provide a method for merging compressed access units according to compression rates and/or positions of the respective compressed access units. The method can include receiving a sequence of compressed access units corresponding to a sequence of raw access units partitioned from an image or a video frame and corresponding to a sequence of memory spaces in a frame buffer, determining a merged access unit including at least two consecutive compressed access units based on compression rates and/or positions of the sequence of compressed access units. The merged access unit is to be stored in the frame buffer with a reduced gap between the at least two consecutive compressed access units compared with storing the at least two consecutive compressed access units in corresponding memory spaces in the sequence of memory spaces.

Classes IPC  ?

  • G09G 5/393 - Dispositions pour la mise à jour du contenu de la mémoire à mappage binaire
  • G09G 5/395 - Dispositions spécialement adaptées pour le transfert du contenu de la mémoire à mappage binaire vers l'écran
  • H04N 19/423 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques - caractérisés par les détails de mise en œuvre ou le matériel spécialement adapté à la compression ou à la décompression vidéo, p.ex. la mise en œuvre de logiciels spécialisés caractérisés par les dispositions des mémoires
  • G09G 5/39 - Commande de la mémoire à mappage binaire
  • H04N 19/426 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques - caractérisés par les détails de mise en œuvre ou le matériel spécialement adapté à la compression ou à la décompression vidéo, p.ex. la mise en œuvre de logiciels spécialisés caractérisés par les dispositions des mémoires utilisant des procédés de diminution de taille de mémoire
  • H04N 19/39 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant des techniques hiérarchiques, p.ex. l'échelonnage mettant en œuvre le codage par description multiple, c. à d. avec des couches séparées étant structurées en tant que descriptions des données de l’image d’entrée décodables indépendamment
  • H04N 19/59 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage prédictif mettant en œuvre un sous-échantillonnage spatial ou une interpolation spatiale, p.ex. modification de la taille de l’image ou de la résolution
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
  • H04N 1/32 - Circuits ou dispositions pour la commande ou le contrôle entre l'émetteur et le récepteur

18.

Image processing method applied to a display and associated circuit

      
Numéro d'application 15638579
Numéro de brevet 10104306
Statut Délivré - en vigueur
Date de dépôt 2017-06-30
Date de la première publication 2018-03-01
Date d'octroi 2018-10-16
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Chen, Chung-Yi
  • Huang, Wei-Ting

Abrégé

A circuit applied to a playback device includes an image format determining circuit, a control circuit, an image processing module and a blending circuit. The image format determining circuit receives an image signal and determines whether the format of the image signal is a standard dynamic range (SDR) or a high dynamic range (HDR) to generate a determination result. The control circuit generates a control signal according to the determination result. The image processing module selects an image processing setting corresponding to one of the SDR format and the HDR format, and processes the image signal according to the image processing setting to generate a processed image signal. The blending circuit superimposes an interface image onto the processed image signal to generate an output image signal to a display.

Classes IPC  ?

  • H04N 5/235 - Circuits pour la compensation des variations de la luminance de l'objet
  • H04N 5/232 - Dispositifs pour la commande des caméras de télévision, p.ex. commande à distance
  • H04N 21/435 - Traitement de données additionnelles, p.ex. décryptage de données additionnelles ou reconstruction de logiciel à partir de modules extraits du flux de transport
  • G06T 5/00 - Amélioration ou restauration d'image
  • H04N 5/445 - Circuits de réception pour visualisation d'information additionnelle
  • H04N 5/913 - Traitement du signal de télévision pour l'enregistrement pour la transposition

19.

Frequency adjusting device and method for adjusting frequency

      
Numéro d'application 15452924
Numéro de brevet 10355680
Statut Délivré - en vigueur
Date de dépôt 2017-03-08
Date de la première publication 2018-03-01
Date d'octroi 2019-07-16
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Weng, Meng-Tse

Abrégé

A frequency adjusting device includes a voltage droop detector and a frequency divider. The voltage droop detector compares a supply voltage with a lower threshold voltage to output a comparison result. When the supply voltage is greater than the threshold voltage, the frequency divider outputs a result of dividing a basic clock signal by a first value as a clock signal. When the supply voltage is smaller than the threshold voltage, the frequency divider outputs a result of dividing the basic clock signal by a second value as the clock signal.

Classes IPC  ?

  • H03K 19/21 - Circuits OU EXCLUSIF, c. à d. donnant un signal de sortie si un signal n'existe qu'à une seule entrée; Circuits à COÏNCIDENCES, c. à d. ne donnant un signal de sortie que si tous les signaux d'entrée sont identiques
  • H03K 5/1252 - Suppression ou limitation du bruit ou des interférences
  • H03K 5/131 - Dispositions ayant une sortie unique et transformant les signaux d'entrée en impulsions délivrées à des intervalles de temps désirés contrôlées numériquement
  • H03K 21/02 - Circuits d'entrée
  • H03K 5/00 - Transformation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe

20.

Methods for adjusting panel brightness and brightness adjustment system

      
Numéro d'application 15663969
Numéro de brevet 10347213
Statut Délivré - en vigueur
Date de dépôt 2017-07-31
Date de la première publication 2018-02-22
Date d'octroi 2019-07-09
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Cheng, Fan-Chieh

Abrégé

A method for adjusting brightness of a display panel and a brightness adjustment system are provided. The brightness adjustment system includes a display panel and a first controller. According to the provided method, the first controller receives first brightness control data and receives first image data to be displayed on the display panel. The first controller further converts the first image data into second image data according to the first brightness control data for adjusting the brightness of the display panel.

Classes IPC  ?

  • G09G 5/10 - Circuits d'intensité
  • G06F 3/048 - Techniques d’interaction fondées sur les interfaces utilisateur graphiques [GUI]
  • H04N 9/64 - Circuits pour le traitement de signaux de couleur
  • H04N 9/73 - Circuits pour l'équilibrage des couleurs, p.ex. circuits pour équilibrer le blanc ou commande de la température de couleur
  • G06F 3/0484 - Techniques d’interaction fondées sur les interfaces utilisateur graphiques [GUI] pour la commande de fonctions ou d’opérations spécifiques, p.ex. sélection ou transformation d’un objet, d’une image ou d’un élément de texte affiché, détermination d’une valeur de paramètre ou sélection d’une plage de valeurs
  • G09G 3/3275 - Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques pour la présentation d'un ensemble de plusieurs caractères, p.ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice utilisant des sources lumineuses commandées utilisant des panneaux électroluminescents semi-conducteurs, p.ex. utilisant des diodes électroluminescentes [LED] organiques, p.ex. utilisant des diodes électroluminescentes organiques [OLED] - Détails des circuits de commande pour les électrodes de données

21.

Device applied to display and associated image display method

      
Numéro d'application 15452926
Numéro de brevet 10104335
Statut Délivré - en vigueur
Date de dépôt 2017-03-08
Date de la première publication 2018-02-22
Date d'octroi 2018-10-16
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Tsai, Meng-Yu
  • Chiang, Dien-Shen

Abrégé

A device applied to a display includes a receiving circuit, a detecting circuit, an image processing circuit and a response time enhancing circuit. The receiving circuit receives an input image signal. The detecting circuit detects a frame rate of image data of a frame in the input image signal. The image processing circuit performs image processing on the image data of the frame to generate a target pixel value of multiple pixels in the frame. The response time enhancing circuit determines multiple adjusted pixel values of the multiple pixels according to the frame rate, and outputs the adjusted pixel values to a display panel. For a pixel, the adjusted pixel values generated for the pixel under different frame rates are different.

Classes IPC  ?

  • H04N 7/01 - Conversion des normes
  • G09G 3/00 - Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques

22.

Display control device and method for controlling the same

      
Numéro d'application 15435559
Numéro de brevet 10122959
Statut Délivré - en vigueur
Date de dépôt 2017-02-17
Date de la première publication 2018-02-22
Date d'octroi 2018-11-06
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Lai, Hsin-Cheng
  • Lai, Yu-Jen
  • Chen, Wen-Yu

Abrégé

A display control device includes a detector, a frequency adjusting signal generator, a clock generator and an output timing generator. The detector compares an input field reference signal with an output field reference signal to determine a time difference signal. The frequency adjusting signal generator outputs a frequency adjusting signal. The clock generator outputs a clock according to the frequency adjusting signal. The output timing generator generates an output field synchronization signal according to the clock. The clock generator adjusts the frequency of the clock according to the frequency adjusting signal.

Classes IPC  ?

  • H04N 7/01 - Conversion des normes
  • H04N 5/04 - Synchronisation
  • G09G 5/00 - Dispositions ou circuits de commande de l'affichage communs à l'affichage utilisant des tubes à rayons cathodiques et à l'affichage utilisant d'autres moyens de visualisation

23.

Audiovisual signal processing circuit and associated television signal processing method

      
Numéro d'application 15459376
Numéro de brevet 09883227
Statut Délivré - en vigueur
Date de dépôt 2017-03-15
Date de la première publication 2018-01-25
Date d'octroi 2018-01-30
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Lan, Ching-Fu
  • Chou, Ying-Chao
  • Chao, Chih-Ching
  • Lin, Huang-Hsiang
  • Chang, Jung-Kuei

Abrégé

A television signal processing circuit includes an audio/video (AV) signal generating circuit, an intermediate frequency (IF) mixer, a first filter, a radio-frequency (RF) mixer, a second filter and a digital-to-analog converter (DAC). The AV signal generator generates a digital AV signal. The IF mixer converts the digital AV signal to an IF AV signal. The first filter filters the IF AV signal to generate a filtered IF AV signal. The RF mixer converts the filtered IF AV signal to an RF AV signal. The second filter filters the RF AV signal to generate a filtered RF AV signal. The DAC converts the filtered RF AV signal to an analog AV signal and transmits the analog AV signal to an antenna.

Classes IPC  ?

  • H04N 7/173 - Systèmes à secret analogiques; Systèmes à abonnement analogiques à deux voies, p.ex. l'abonné envoyant un signal de sélection du programme
  • H04N 21/426 - Structure de client; Structure de périphérique de client Éléments internes de client
  • H04N 21/439 - Traitement de flux audio élémentaires
  • H04N 21/44 - Traitement de flux élémentaires vidéo, p.ex. raccordement d'un clip vidéo récupéré d'un stockage local avec un flux vidéo en entrée ou rendu de scènes selon des graphes de scène MPEG-4
  • H04N 7/01 - Conversion des normes

24.

Stereo-phonic frequency modulation receiver and method for separating dual sound channels

      
Numéro d'application 15405643
Numéro de brevet 10026409
Statut Délivré - en vigueur
Date de dépôt 2017-01-13
Date de la première publication 2018-01-18
Date d'octroi 2018-07-17
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Su, Yu-Che
  • Lee, Kuan-Chou
  • Tung, Tai-Lai

Abrégé

A stereo-phonic frequency modulation receiver includes: a frequency modulation demodulation circuit, receiving a reception signal, and generating a demodulated signal according to the reception signal; a frequency-division demultiplexer, generating a sum signal, a difference signal and a pilot amplitude signal according to the demodulated signal; a dual sound channel separation circuit, generating a left-channel output signal and a right-channel output signal according to the sum signal and a weakened difference signal; and a weakening circuit, weakening the difference signal according to the pilot amplitude signal or a signal-to-noise ratio (SNR) to generate the weakened difference signal.

Classes IPC  ?

  • H04H 20/47 - Dispositions caractérisées par des circuits ou composants spécialement adaptés à la radiodiffusion spécialement adaptés aux systèmes de radiodiffusion couverts par les groupes spécialement adaptés aux systèmes de radiodiffusion stéréophonique
  • H04H 20/48 - Dispositions caractérisées par des circuits ou composants spécialement adaptés à la radiodiffusion spécialement adaptés aux systèmes de radiodiffusion couverts par les groupes spécialement adaptés aux systèmes de radiodiffusion stéréophonique aux systèmes de radiodiffusion stéréophonique en modulation de fréquence
  • G10L 19/008 - Codage ou décodage du signal audio multi-canal utilisant la corrélation inter-canaux pour réduire la redondance, p.ex. stéréo combinée, codage d’intensité ou matriçage
  • H04S 1/00 - Systèmes à deux canaux
  • G10L 19/26 - Pré-filtrage ou post-filtrage
  • H04B 1/16 - Circuits

25.

Video processing system using low-cost video encoding/decoding architecture

      
Numéro d'application 15641224
Numéro de brevet 10412390
Statut Délivré - en vigueur
Date de dépôt 2017-07-04
Date de la première publication 2018-01-18
Date d'octroi 2019-09-10
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Wu, Ming-Long
  • Wu, Tung-Hsing
  • Chen, Li-Heng
  • Lin, Ting-An
  • Huang, Yi-Hsin
  • Tsai, Chung-Hua
  • Cheng, Chia-Yun
  • Chou, Han-Liang
  • Chang, Yung-Chang

Abrégé

A video encoder has a processing circuit and a universal binary entropy (UBE) syntax encoder. The processing circuit processes pixel data of a video frame to generate encoding-related data, wherein the encoding-related data comprise at least quantized transform coefficients. The UBE syntax encoder processes a plurality of syntax elements to generate UBE syntax data. The encoding-related data are represented by the syntax elements. The processing circuit operates according to a video coding standard. The video coding standard supports arithmetic encoding. The UBE syntax data contain no arithmetic-encoded syntax data.

Classes IPC  ?

  • H04N 19/13 - Codage entropique adaptatif, p.ex. codage adaptatif à longueur variable [CALV] ou codage arithmétique binaire adaptatif en fonction du contexte [CABAC]
  • H04N 19/70 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques caractérisés par des aspects de syntaxe liés au codage vidéo, p.ex. liés aux standards de compression
  • H04N 19/44 - Décodeurs spécialement adaptés à cet effet, p.ex. décodeurs vidéo asymétriques par rapport à l’encodeur
  • H04N 21/23 - Traitement de contenu ou de données additionnelles; Opérations élémentaires de serveur; Intergiciel de serveur
  • H04N 21/84 - Génération ou traitement de données de description, p.ex. descripteurs de contenu
  • H04N 19/124 - Quantification
  • H04N 19/172 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant une image, une trame ou un champ
  • H04N 19/18 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant un ensemble de coefficients de transformée
  • H04N 19/174 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant une tranche, p.ex. une ligne de blocs ou un groupe de blocs
  • H04N 21/2365 - Multiplexage de plusieurs flux vidéo
  • H04N 21/2665 - Rassemblement de contenus provenant de différentes sources, p.ex. Internet et satellite
  • H04N 21/2343 - Traitement de flux vidéo élémentaires, p.ex. raccordement de flux vidéo ou transformation de graphes de scènes MPEG-4 impliquant des opérations de reformatage de signaux vidéo pour la distribution ou la mise en conformité avec les requêtes des utilisateurs finaux ou les exigences des dispositifs des utilisateurs finaux
  • H04N 21/845 - Structuration du contenu, p.ex. décomposition du contenu en segments temporels

26.

Backlight control and image compensation method applied to display and associated control method

      
Numéro d'application 15486414
Numéro de brevet 10163423
Statut Délivré - en vigueur
Date de dépôt 2017-04-13
Date de la première publication 2018-01-04
Date d'octroi 2018-12-25
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Chen, Chung-Yi
  • Wang, Cheng-Liang

Abrégé

A control method of a display includes a statistics circuit, a backlight determining circuit and a backlight control circuit. The display includes a backlight module having a maximum luminance. The statistics module receives frame, and generates luminance statistical information of a plurality of blocks included in the frame. The backlight determining circuit determines a backlight intensity corresponding to each of the blocks according to the luminance statistical information of the blocks and the maximum luminance. At least one of the backlight intensities corresponding to the blocks is greater than a normal luminance, which is a backlight intensity corresponding to one of the blocks when a maximum power is evenly distributed on light emitting elements of the display. The backlight control circuit controls the luminance of the backlight module according to the backlight intensities.

Classes IPC  ?

  • G09G 5/10 - Circuits d'intensité
  • G09G 3/34 - Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques pour la présentation d'un ensemble de plusieurs caractères, p.ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice en commandant la lumière provenant d'une source indépendante
  • G09G 5/06 - Dispositions ou circuits de commande de l'affichage communs à l'affichage utilisant des tubes à rayons cathodiques et à l'affichage utilisant d'autres moyens de visualisation caractérisés par la manière dont la couleur est visualisée utilisant des palettes de couleurs, p.ex. des tables de consultation

27.

Method and apparatus of inter coding for VR video using virtual reference frames

      
Numéro d'application 15629855
Numéro de brevet 10264282
Statut Délivré - en vigueur
Date de dépôt 2017-06-22
Date de la première publication 2017-12-28
Date d'octroi 2019-04-16
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Huang, Chao-Chih
  • Lin, Hung-Chih
  • Lin, Jian-Liang
  • Li, Chia-Ying
  • Chang, Shen-Kai

Abrégé

A method and apparatus of video encoding or decoding for a video encoding or decoding system applied to multi-face sequences corresponding to a 360-degree virtual reality sequence are disclosed. According the present invention, one or more multi-face sequences representing the 360-degree virtual reality sequence are derived. If Inter prediction is selected for a current block in a current face, one virtual reference frame is derived for each face of said one or more multi-face sequences by assigning one target reference face to a center of said one virtual reference frame and connecting neighboring faces of said one target reference face to said one target reference face at boundaries of said one target reference face. Then, the current block in the current face is encoded or decoded using a current virtual reference frame derived for the current face to derive an Inter predictor for the current block.

Classes IPC  ?

  • H04N 19/105 - Sélection de l’unité de référence pour la prédiction dans un mode de codage ou de prédiction choisi, p.ex. choix adaptatif de la position et du nombre de pixels utilisés pour la prédiction
  • H04N 19/167 - Position dans une image vidéo, p.ex. région d'intérêt [ROI]
  • H04N 19/176 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant un bloc, p.ex. un macrobloc
  • H04N 19/597 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage prédictif spécialement adapté pour l’encodage de séquences vidéo multi-vues

28.

Method and device for detecting notch band

      
Numéro d'application 15369940
Numéro de brevet 10171186
Statut Délivré - en vigueur
Date de dépôt 2016-12-06
Date de la première publication 2017-12-21
Date d'octroi 2019-01-01
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Wei, Fong Shih
  • Wang, Kun-Yu
  • Liao, Yi-Ying
  • Lai, Ko-Yin
  • Tung, Tai-Lai

Abrégé

A method for detecting a notch band is applied to a multicarrier communication system that operates in a wideband. The method includes: receiving a received signal, and generating a plurality of frequency-domain signals according to the received signal; performing a magnitude operation on the frequency-domain signals to obtain a plurality of magnitude values; determining a plurality of ratios of a first magnitude set among the magnitude values to a second magnitude set among the magnitude value to determine whether the received signal contains a notch band.

Classes IPC  ?

  • H04B 17/00 - Surveillance; Tests
  • H04B 17/26 - Surveillance; Tests de récepteurs en utilisant les données historiques, les valeurs moyennes ou les statistiques
  • H04B 17/309 - Mesure ou estimation des paramètres de qualité d’un canal

29.

Method for compressing image data and image data compressing system

      
Numéro d'application 15485315
Numéro de brevet 10264267
Statut Délivré - en vigueur
Date de dépôt 2017-04-12
Date de la première publication 2017-12-07
Date d'octroi 2019-04-16
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Huang, Yi-Chin
  • Tung, Yi-Shin

Abrégé

th block.

Classes IPC  ?

  • H04N 19/146 - Débit ou quantité de données codées à la sortie du codeur
  • H04N 19/176 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant un bloc, p.ex. un macrobloc
  • H04N 19/15 - Débit ou quantité de données codées à la sortie du codeur par contrôle de la taille réelle des données compressées au niveau de la mémoire avant de décider du stockage dans la mémoire tampon de transmission
  • H04N 19/132 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’élément, le paramètre ou la sélection affectés ou contrôlés par le codage adaptatif Échantillonnage, masquage ou troncature d’unités de codage, p.ex. ré-échantillonnage adaptatif, saut de trames, interpolation de trames ou masquage de coefficients haute fréquence de transformée
  • H04N 19/184 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant des bits, p.ex. de flux vidéo compressé

30.

Method and apparatus for template-based intra prediction in image and video coding

      
Numéro d'application 15611841
Numéro de brevet 10230961
Statut Délivré - en vigueur
Date de dépôt 2017-06-02
Date de la première publication 2017-12-07
Date d'octroi 2019-03-12
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Liu, Shan
  • Ye, Jing
  • Xu, Xiaozhong
  • Chuang, Tzu-Der
  • Chen, Ching-Yeh

Abrégé

A method and apparatus for video coding using template-based Intra prediction are disclosed. According to one method, where determining whether to apply the template-based Intra prediction or one or more parameters associated with the template-based Intra prediction depends on the current block size. According to yet another method, the quad-tree plus binary tree (QTBT) structure is used to partition an image or one or more areas of the current image into blocks. If the template-based Intra prediction is used for a current block and the current block is non-square, the width and height of the L-shaped reference pixel line are determined according to width and height of the current block. The L-shaped reference pixel line comprises a top reference pixel segment above the top template and a left reference pixel segment adjacent to a left side of the left template.

Classes IPC  ?

  • H04N 19/159 - Type de prédiction, p.ex. prédiction intra-trame, inter-trame ou de trame bidirectionnelle
  • H04N 19/122 - Sélection de la taille de la transformée, p.ex. 8x8 ou 2x4x8 TCD; Sélection de transformées en sous-bandes de structure ou de type variable
  • H04N 19/70 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques caractérisés par des aspects de syntaxe liés au codage vidéo, p.ex. liés aux standards de compression
  • H04N 19/96 - Codage au moyen d'une arborescence, p.ex. codage au moyen d'une arborescence quadratique
  • H04N 19/105 - Sélection de l’unité de référence pour la prédiction dans un mode de codage ou de prédiction choisi, p.ex. choix adaptatif de la position et du nombre de pixels utilisés pour la prédiction
  • H04N 19/119 - Aspects de subdivision adaptative, p.ex. subdivision d’une image en blocs de codage rectangulaires ou non
  • H04N 19/11 - Sélection du mode de codage ou du mode de prédiction parmi plusieurs modes de codage prédictif spatial
  • H04N 19/176 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant un bloc, p.ex. un macrobloc
  • H04N 19/182 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant un pixel

31.

Decoding apparatus and decoding method including error correction process

      
Numéro d'application 15285639
Numéro de brevet 09912443
Statut Délivré - en vigueur
Date de dépôt 2016-10-05
Date de la première publication 2017-11-30
Date d'octroi 2018-03-06
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Liao, Yi-Ying
  • Liu, Chen-Yi

Abrégé

A decoding apparatus includes a differential decoder, an error correction decoder and a controller. The differential decoder performs differential decoding according to a differential encoding dependency to generate a differential decoding result. The error correction decoder performs a decoding process on multiple packets that need to be corrected according to the differential decoding result to accordingly generate respective error correction records, wherein the packets are generated according to the differential decoding results, and the packets include a first packet and a second packet. When the error correction record of the first packet indicates that the decoding process of the first packet is unsuccessful, the controller generates a set of error position information according to the error correction record of the second packet, and requests the error correction decoder to perform another decoding process on the first packet according to the error position information.

Classes IPC  ?

  • H03M 13/00 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H03M 13/29 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes combinant plusieurs codes ou structures de codes, p.ex. codes de produits, codes de produits généralisés, codes concaténés, codes interne et externe
  • H03M 13/27 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes utilisant des techniques d'entrelaçage

32.

Video processing device and method

      
Numéro d'application 15603633
Numéro de brevet 10142678
Statut Délivré - en vigueur
Date de dépôt 2017-05-24
Date de la première publication 2017-11-30
Date d'octroi 2018-11-27
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Lin, Chin-Lung
  • Wang, Te-Chuan
  • Peng, Chi-En

Abrégé

A video processing device capable of automatically determining an operation mode is provided. The video processing device includes a control signal processing circuit and a controller. The control signal processing circuit receives a control signal from a transmitter, and, according to at least one data access address indicated by the control signal, performs at least steps of determining whether the data access address satisfies a predetermined access address, and outputting a notification signal when the data access address satisfies the predetermined access address. The controller causes the video processing device to operate in a first mode according to the notification signal, and causes the video processing device to operate in a second mode when the notification signal is not received within a predetermined time interval.

Classes IPC  ?

  • H04N 21/4363 - Adaptation du flux vidéo à un réseau local spécifique, p.ex. un réseau IEEE 1394 ou Bluetooth® 
  • G09G 5/00 - Dispositions ou circuits de commande de l'affichage communs à l'affichage utilisant des tubes à rayons cathodiques et à l'affichage utilisant d'autres moyens de visualisation

33.

Method and circuit for estimating channel state and associated receiver

      
Numéro d'application 15459535
Numéro de brevet 09825783
Statut Délivré - en vigueur
Date de dépôt 2017-03-15
Date de la première publication 2017-11-21
Date d'octroi 2017-11-21
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Lin, Chih-Hsun
  • Kuo, Chih-Cheng
  • Tung, Tai-Lai

Abrégé

A method for estimating a channel state of an audio/video signal includes: estimating a first response and a second response according to the audio/video signal, wherein the first response corresponds to an echo path and the second response corresponds to a reference path; calculating a plurality of phase differences at a plurality of time points between the first response and the second response; determining whether the echo path is a Doppler path according to the phase differences; and when it is determined that the echo path is the Doppler path, calculating a phase rotation frequency of the Doppler path according to a difference between at least two of the phase differences.

Classes IPC  ?

  • H04L 27/28 - Systèmes utilisant des codes à fréquences multiples à émission simultanée de fréquences différentes, chacune représentant un élément de code
  • H04L 25/02 - Systèmes à bande de base - Détails
  • H04L 7/033 - Commande de vitesse ou de phase au moyen des signaux de code reçus, les signaux ne contenant aucune information de synchronisation particulière en utilisant les transitions du signal reçu pour commander la phase de moyens générateurs du signal de synchronisation, p.ex. en utilisant une boucle verrouillée en phase
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue

34.

Method of background residual prediction for video coding

      
Numéro d'application 15666020
Numéro de brevet 10271048
Statut Délivré - en vigueur
Date de dépôt 2017-08-01
Date de la première publication 2017-11-16
Date d'octroi 2019-04-23
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Zhang, Xianguo
  • Zhang, Kai
  • An, Jicheng

Abrégé

A method and apparatus for video encoding or decoding utilizing adaptive background residual prediction is disclosed. The present invention adaptively applies background residual prediction to a current block based on a selection decision. The coding block is split into one or more coding sub-blocks. A reference sub-block in a reference picture is located for a current coding sub-block of the current coding block according to a motion vector associated with the current coding block. A background reference sub-block in a background picture is located for the reference sub-block, where the background reference sub-block is at a first co-located location as the reference sub-block. The method then selects a first predictor or a second predictor to encode or decode the current sub-block based on a selection decision. The first predictor corresponds to the reference sub-block, and the second predictor is derived according to the reference sub-block and the background picture.

Classes IPC  ?

  • H04N 19/17 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet
  • H04N 19/46 - Inclusion d’information supplémentaire dans le signal vidéo pendant le processus de compression
  • H04N 19/70 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques caractérisés par des aspects de syntaxe liés au codage vidéo, p.ex. liés aux standards de compression
  • H04N 19/103 - Sélection du mode de codage ou du mode de prédiction
  • H04N 19/105 - Sélection de l’unité de référence pour la prédiction dans un mode de codage ou de prédiction choisi, p.ex. choix adaptatif de la position et du nombre de pixels utilisés pour la prédiction
  • H04N 19/119 - Aspects de subdivision adaptative, p.ex. subdivision d’une image en blocs de codage rectangulaires ou non
  • H04N 19/147 - Débit ou quantité de données codées à la sortie du codeur selon des critères de débit-distorsion
  • H04N 19/176 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant un bloc, p.ex. un macrobloc
  • H04N 19/553 - Estimation de mouvement traitant des occlusions

35.

Control circuit of multimedia device and data processing method thereof

      
Numéro d'application 15236837
Numéro de brevet 10051336
Statut Délivré - en vigueur
Date de dépôt 2016-08-15
Date de la première publication 2017-11-09
Date d'octroi 2018-08-14
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Hsieh, An-Chang
  • Chiang, Pei-Yu

Abrégé

A data processing method of a multimedia device is disclosed. The multimedia device pauses playback of multimedia data in response to a pause signal. The method includes: buffering the multimedia data before the pause signal is received to obtain prerecorded multimedia data; writing the prerecorded multimedia data into a storage unit in response to the pause signal; reading the prerecorded multimedia data from the storage unit in response to a playback signal; and playing the prerecorded multimedia data.

Classes IPC  ?

  • H04N 21/439 - Traitement de flux audio élémentaires
  • H04N 21/6336 - Signaux de commande issus du serveur dirigés vers des éléments du réseau ou du client vers le client vers le décodeur
  • H04L 29/06 - Commande de la communication; Traitement de la communication caractérisés par un protocole
  • H04N 21/433 - Opération de stockage de contenu, p.ex. opération de stockage en réponse à une requête de pause ou opérations de cache
  • H04N 19/15 - Débit ou quantité de données codées à la sortie du codeur par contrôle de la taille réelle des données compressées au niveau de la mémoire avant de décider du stockage dans la mémoire tampon de transmission
  • H04N 5/073 - Dispositions ou circuits du côté émetteur pour verrouiller mutuellement plusieurs sources de signaux de synchronisation, p.ex. studios ou relais de télévision
  • H04N 21/24 - Surveillance de procédés ou de ressources, p.ex. surveillance de la charge du serveur, de la bande passante disponible ou des requêtes effectuées sur la voie montante
  • H04N 21/44 - Traitement de flux élémentaires vidéo, p.ex. raccordement d'un clip vidéo récupéré d'un stockage local avec un flux vidéo en entrée ou rendu de scènes selon des graphes de scène MPEG-4

36.

Electronic device and associated signal processing method

      
Numéro d'application 15368914
Numéro de brevet 10122361
Statut Délivré - en vigueur
Date de dépôt 2016-12-05
Date de la première publication 2017-11-09
Date d'octroi 2018-11-06
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Chen, Wei-Ling
  • Yeh, Chun Wen
  • Lin, Yan-Cheng

Abrégé

An electronic device includes a transmission interface, a driving circuit, a receiving circuit, a sampling circuit, a detecting circuit, a timing control circuit and a processing circuit. The transmission interface is for connecting to another electronic device via a connecting cable. The driving circuit outputs a backward signal via the transmission interface to the another electronic device. The receiving circuit receives a received signal including the backward signal and a forward signal from the transmission interface. The sampling circuit samples the received signal to obtain a plurality of sample results. The detecting circuit detects transitions of the sample results to obtain a plurality of detection results. The processing circuit generates a control signal according to the detection results, and adjusts a time point at which the driving circuit outputs the backward signal through the timing control circuit.

Classes IPC  ?

  • H03K 19/0175 - Dispositions pour le couplage; Dispositions pour l'interface
  • H03K 5/19 - Contrôle de la configuration de trains d'impulsions
  • H03K 17/28 - Modifications pour introduire un retard avant commutation
  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • H03K 5/00 - Transformation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe

37.

Video playback method and control terminal thereof

      
Numéro d'application 15492455
Numéro de brevet 10097878
Statut Délivré - en vigueur
Date de dépôt 2017-04-20
Date de la première publication 2017-11-02
Date d'octroi 2018-10-09
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Wang, Longfei
  • Ding, Yao-Chuang
  • Gao, Yong-Zhi

Abrégé

Video playback method and control terminal thereof are provided. The invention receives video data stream, determines if a to-be-decoded frame meets a discard condition according to the time stamp of the to-be-decoded frame, if the discard condition is met, discards the non-reference frame to be decoded in the video data stream, and if the discard condition is not met, decodes the to-be-decoded frame into to-be-output frame; determines if the to-be-output frame meets the discard condition according to the time stamp of the to-be-output frame; if the discard condition is met, discards the to-be-output frame; if the discard condition is not met, outputs the to-be-output frame as output frame, such that the time intervals of the time stamps of the sequentially output frames according to the display order are equal.

Classes IPC  ?

  • H04N 5/765 - Circuits d'interface entre un appareil d'enregistrement et un autre appareil
  • H04N 21/43 - Traitement de contenu ou données additionnelles, p.ex. démultiplexage de données additionnelles d'un flux vidéo numérique; Opérations élémentaires de client, p.ex. surveillance du réseau domestique ou synchronisation de l'horloge du décodeur; Intergiciel de client
  • H04N 21/8547 - Création de contenu impliquant des marquages temporels pour synchroniser le contenu
  • H04N 5/04 - Synchronisation
  • H04N 19/44 - Décodeurs spécialement adaptés à cet effet, p.ex. décodeurs vidéo asymétriques par rapport à l’encodeur
  • H04N 19/172 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant une image, une trame ou un champ
  • H04N 19/105 - Sélection de l’unité de référence pour la prédiction dans un mode de codage ou de prédiction choisi, p.ex. choix adaptatif de la position et du nombre de pixels utilisés pour la prédiction
  • H04N 19/132 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’élément, le paramètre ou la sélection affectés ou contrôlés par le codage adaptatif Échantillonnage, masquage ou troncature d’unités de codage, p.ex. ré-échantillonnage adaptatif, saut de trames, interpolation de trames ou masquage de coefficients haute fréquence de transformée

38.

Method for playing data and apparatus and system thereof

      
Numéro d'application 15438867
Numéro de brevet 10147440
Statut Délivré - en vigueur
Date de dépôt 2017-02-22
Date de la première publication 2017-09-21
Date d'octroi 2018-12-04
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Zhan, Peng

Abrégé

A method for data playing and an associated apparatus and system are provided. The method may be applied to a player apparatus. The player apparatus receives the data to be played from outside and stores the received data in a buffer. The method specifically includes the steps of: determining whether an amount of buffered data for the data to be played in the buffer is changed, wherein the buffered data input speed for the buffer is fixed; and when determining that the amount of buffered data is changed, adjusting a playing speed of the player apparatus, such that the buffered data output speed and the buffered data input speed are the same for the buffer.

Classes IPC  ?

  • G10L 21/043 - Compression ou expansion temporelles par changement de la vitesse
  • H04W 4/80 - Services utilisant la communication de courte portée, p.ex. la communication en champ proche, l'identification par radiofréquence ou la communication à faible consommation d’énergie

39.

Digital signal up-converting apparatus and related digital signal up-converting method

      
Numéro d'application 15611822
Numéro de brevet 09917586
Statut Délivré - en vigueur
Date de dépôt 2017-06-02
Date de la première publication 2017-09-21
Date d'octroi 2018-03-13
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Chen, Yang-Chuan
  • Wang, Chi-Hsueh
  • Chang, Hsiang-Hui
  • Lin, Bo-Yu

Abrégé

A digital signal up-converting apparatus includes: a clock generating circuit arranged to generate a reference clock signal; an adjusting circuit coupled to the clock generating circuit and arranged to generate a first clock signal and a second clock signal according to the reference clock signal; a baseband circuit coupled to the adjusting circuit for receiving the first clock signal, wherein the baseband circuit further generates a digital output signal according to the first clock signal; and a sampling circuit coupled to the adjusting circuit and the baseband circuit for receiving the second clock signal and the digital output signal, wherein the second clock signal and the digital output signal are non-overlapping; wherein the sampling circuit samples the digital output signal based on the second clock signal and then combines the sampled digital output signal in order to generate a combined digital signal.

Classes IPC  ?

  • H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur
  • H03K 19/0175 - Dispositions pour le couplage; Dispositions pour l'interface
  • H03F 3/217 - Amplificateurs de puissance de classe D; Amplificateurs à commutation
  • H04L 27/34 - Systèmes à courant porteur à modulation de phase et d'amplitude, p.ex. en quadrature d'amplitude
  • H04B 1/04 - Circuits
  • H04W 24/02 - Dispositions pour optimiser l'état de fonctionnement
  • H04L 25/02 - Systèmes à bande de base - Détails
  • H04L 25/08 - Modifications pour réduire les perturbations; Modifications pour réduire les effets des défauts de ligne
  • H03M 1/12 - Convertisseurs analogiques/numériques
  • G01R 21/06 - Dispositions pour procéder aux mesures de la puissance ou du facteur de puissance par mesure du courant et de la tension
  • G01R 23/00 - Dispositions pour procéder aux mesures de fréquences; Dispositions pour procéder à l'analyse de spectres de fréquences
  • H03F 1/24 - Modifications des amplificateurs pour réduire l'influence défavorable de l'impédance interne des éléments amplificateurs par utilisation de couplage dit "cascode", c. à d. étage avec cathode ou émetteur à la masse suivi d'un étage avec grille ou base à la masse respectivement dans les amplificateurs à tube à décharge
  • H04L 27/20 - Circuits de modulation; Circuits émetteurs
  • H03F 1/02 - Modifications des amplificateurs pour augmenter leur rendement, p.ex. étages classe A à pente glissante, utilisation d'une oscillation auxiliaire
  • H03F 3/24 - Amplificateurs de puissance, p.ex. amplificateurs de classe B, amplificateur de classe C d'étages transmetteurs de sortie

40.

Video processing apparatus for generating count table in external storage device of hardware entropy engine and associated video processing method

      
Numéro d'application 15439964
Numéro de brevet 10375395
Statut Délivré - en vigueur
Date de dépôt 2017-02-23
Date de la première publication 2017-08-24
Date d'octroi 2019-08-06
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Wang, Sheng-Jen
  • Chang, Yung-Chang
  • Cheng, Chia-Yun

Abrégé

A video processing apparatus includes an external storage device, a hardware entropy engine, and a software execution engine. The hardware entropy engine performs entropy processing of a current picture, and further outputs count information to the external storage device during the entropy processing of the current picture. When loaded and executed by the software execution engine, a software program instructs the software execution engine to convert the count information into count table contents, and generate a count table in the external storage device according to at least the count table contents. The count table is referenced to apply a backward adaptation to a probability table that is selectively used by the hardware entropy engine to perform entropy processing of a next picture.

Classes IPC  ?

  • H04N 19/13 - Codage entropique adaptatif, p.ex. codage adaptatif à longueur variable [CALV] ou codage arithmétique binaire adaptatif en fonction du contexte [CABAC]
  • H04N 19/70 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques caractérisés par des aspects de syntaxe liés au codage vidéo, p.ex. liés aux standards de compression
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p.ex. acces direct à la mémoire, vol de cycle
  • H04N 19/91 - Codage entropique, p.ex. codage à longueur variable ou codage arithmétique
  • H04N 19/42 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques - caractérisés par les détails de mise en œuvre ou le matériel spécialement adapté à la compression ou à la décompression vidéo, p.ex. la mise en œuvre de logiciels spécialisés

41.

Video transmitting system with on-the-fly encoding and on-the-fly delivering and associated video receiving system

      
Numéro d'application 15422425
Numéro de brevet 10230948
Statut Délivré - en vigueur
Date de dépôt 2017-02-01
Date de la première publication 2017-08-03
Date d'octroi 2019-03-12
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Cheng, Chia-Yun
  • Chou, Han-Liang
  • Chang, Yung-Chang

Abrégé

A video transmitting system includes a source buffer, a video encoder, a bitstream buffer, and a transmitting circuit. The source buffer receives pixel data of pixels of a video frame. The video encoder retrieve pixel data of a portion of the pixels of the video frame from the source buffer, and starts encoding the pixel data of the portion of the pixels before pixel data of a last pixel of the video frame is received by the source buffer. The bitstream buffer receives a network abstraction layer (NAL) stream from the video encoder, wherein the NAL stream is generated by encoding the pixel data of the portion of the pixels. The transmitting circuit retrieves the NAL stream from the bitstream buffer, and starts outputting the NAL stream before the pixel data of the last pixel of the video frame is encoded by the video encoder.

Classes IPC  ?

  • H04N 19/10 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif
  • H04N 19/15 - Débit ou quantité de données codées à la sortie du codeur par contrôle de la taille réelle des données compressées au niveau de la mémoire avant de décider du stockage dans la mémoire tampon de transmission
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H04N 19/423 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques - caractérisés par les détails de mise en œuvre ou le matériel spécialement adapté à la compression ou à la décompression vidéo, p.ex. la mise en œuvre de logiciels spécialisés caractérisés par les dispositions des mémoires
  • H04N 19/436 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques - caractérisés par les détails de mise en œuvre ou le matériel spécialement adapté à la compression ou à la décompression vidéo, p.ex. la mise en œuvre de logiciels spécialisés utilisant des dispositions de calcul parallélisées
  • H04N 19/182 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant un pixel

42.

Television system and multimedia playing method

      
Numéro d'application 15227173
Numéro de brevet 09848156
Statut Délivré - en vigueur
Date de dépôt 2016-08-03
Date de la première publication 2017-07-20
Date d'octroi 2017-12-19
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Huang, Hung-Chi

Abrégé

A television system includes: a storage unit, storing a plurality of candidate multimedia files and a plurality of program instructions; a display unit; a trigger signal receiving unit, receiving a trigger signal; and a processing unit, executing the program instructions to perform operations of: playing a target multimedia file via the display unit, generating target characteristic information according to the target multimedia file, generating a plurality of sets of candidate characteristic information respectively corresponding to the candidate multimedia files according to the candidate multimedia files, selecting one of the candidate multimedia files according to the target characteristic information and the candidate characteristic information in response to the trigger signal, and playing the selected candidate multimedia file via the display unit to replace the playback of the target multimedia file.

Classes IPC  ?

  • H04N 5/44 - Circuits de réception
  • H04N 5/50 - Indicateurs d'accord; Réglage automatique de l'accord

43.

Automatic channel changing auxiliary device and automatic channel changing method thereof

      
Numéro d'application 15014257
Numéro de brevet 09854300
Statut Délivré - en vigueur
Date de dépôt 2016-02-03
Date de la première publication 2017-07-06
Date d'octroi 2017-12-26
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Wang, Sung-Wen

Abrégé

A device providing an automatic channel changing function includes: a receiving unit, receiving recommended program data, first user data and second user data from a first AV playing device; a storage unit, storing reference data; a look-up unit, generating channel changing data according to the recommended program data, the first user data, the second user data and the reference data; and a transmitting unit, transmitting the channel changing data to a second AV playing device according to the second user data.

Classes IPC  ?

  • H04N 21/442 - Surveillance de procédés ou de ressources, p.ex. détection de la défaillance d'un dispositif d'enregistrement, surveillance de la bande passante sur la voie descendante, du nombre de visualisations d'un film, de l'espace de stockage disponible dans l
  • H04N 21/438 - Interfaçage de la voie descendante du réseau de transmission provenant d'un serveur, p.ex. récupération de paquets MPEG d'un réseau IP
  • H04N 21/466 - Procédé d'apprentissage pour la gestion intelligente, p.ex. apprentissage des préférences d'utilisateurs pour recommander des films
  • H04N 21/482 - Interface pour utilisateurs finaux pour la sélection de programmes
  • H04N 21/84 - Génération ou traitement de données de description, p.ex. descripteurs de contenu
  • H04N 21/41 - Structure de client; Structure de périphérique de client
  • H04N 21/434 - Désassemblage d'un flux multiplexé, p.ex. démultiplexage de flux audio et vidéo, extraction de données additionnelles d'un flux vidéo; Remultiplexage de flux multiplexés; Extraction ou traitement de SI; Désassemblage d'un flux élémentaire mis en paquets
  • H04N 21/8547 - Création de contenu impliquant des marquages temporels pour synchroniser le contenu
  • H04N 21/658 - Transmission du client vers le serveur

44.

Equalizing apparatus and soft decision method

      
Numéro d'application 15213553
Numéro de brevet 09774477
Statut Délivré - en vigueur
Date de dépôt 2016-07-19
Date de la première publication 2017-06-08
Date d'octroi 2017-09-26
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Kuo, Chih-Cheng
  • Yang, Wen-Chieh
  • Tung, Tai-Lai

Abrégé

An equalizing apparatus includes a feedforward filter, a soft slicer and a feedback filter. The feedforward filter processes an input signal. The soft slicer performs a soft decision according to an input signal of the feedforward filter and a feedback signal of the feedback filter to generate a decision result signal. The feedback filter generates the feedback signal according to the decision result signal.

Classes IPC  ?

  • H03H 7/30 - Réseaux retardateurs
  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
  • H04L 12/26 - Dispositions de surveillance; Dispositions de test

45.

Image-based motion sensor and related multi-purpose camera system

      
Numéro d'application 15438767
Numéro de brevet 10057491
Statut Délivré - en vigueur
Date de dépôt 2017-02-22
Date de la première publication 2017-06-08
Date d'octroi 2018-08-21
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Ju, Chi-Cheng
  • Ho, Cheng-Tsai
  • Chen, Ding-Yun

Abrégé

An image-based motion sensor has a camera system and a processing system. The camera system generates an image output including a plurality of captured images. The processing system obtains a motion sensor output by processing the image output, and identifies a user input as one of a plurality of pre-defined user actions according to the motion sensor output. Different functions of at least one application performed by one electronic device are controlled by the pre-defined user actions. The motion sensor output includes information indicative of at least one of a motion status and an orientation status of the image-based motion sensor. Each of the captured images has more than one color component, and only values of one single color component are involved in obtaining the motion sensor output.

Classes IPC  ?

  • H04N 5/232 - Dispositifs pour la commande des caméras de télévision, p.ex. commande à distance
  • H04N 5/225 - Caméras de télévision
  • G06T 7/90 - Détermination de caractéristiques de couleur

46.

Device and method for handling channel estimation

      
Numéro d'application 15084159
Numéro de brevet 09674005
Statut Délivré - en vigueur
Date de dépôt 2016-03-29
Date de la première publication 2017-06-06
Date d'octroi 2017-06-06
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Wu, Cheng-Han
  • Wei, Fong-Shih
  • Yu, Chien-Chih
  • Tung, Tai-Lai

Abrégé

A communication device includes: a detecting unit, performing a mobility detection in a time interval to generate a detection result; a selecting unit, selecting a channel estimation method from a plurality of channel estimation methods according to the detection result; and a channel estimating unit, coupled to the selecting unit, performing a channel estimation on a channel for receiving a signal according to the selected channel estimation method.

Classes IPC  ?

  • H04L 1/02 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue par réception à diversité
  • H04L 25/02 - Systèmes à bande de base - Détails
  • H04B 1/06 - Récepteurs

47.

Bitstream decoding method and bitstream decoding circuit

      
Numéro d'application 14992384
Numéro de brevet 10116952
Statut Délivré - en vigueur
Date de dépôt 2016-01-11
Date de la première publication 2017-06-01
Date d'octroi 2018-10-30
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Lin, He-Yuan
  • Yang, Ya-Ting
  • Tung, Yi-Shin

Abrégé

A stream decoding method is provided. The stream includes a plurality of frames. The method includes: obtaining a display order of a current frame that belongs to a group by parsing a header of the current frame; and determining whether to decode the current frame or to drop instead of decoding the current frame according to the display order of the current frame.

Classes IPC  ?

  • H04N 7/12 - Systèmes dans lesquels le signal de télévision est transmis par un canal ou une pluralité de canaux parallèles, la bande passante de chaque canal étant inférieure à la largeur de bande du signal de télévision
  • G06K 9/36 - Prétraitement de l'image, c. à d. traitement de l'information image sans se préoccuper de l'identité de l'image
  • H04N 19/44 - Décodeurs spécialement adaptés à cet effet, p.ex. décodeurs vidéo asymétriques par rapport à l’encodeur
  • H04L 29/06 - Commande de la communication; Traitement de la communication caractérisés par un protocole
  • H04N 19/172 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant une image, une trame ou un champ
  • H04N 19/132 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’élément, le paramètre ou la sélection affectés ou contrôlés par le codage adaptatif Échantillonnage, masquage ou troncature d’unités de codage, p.ex. ré-échantillonnage adaptatif, saut de trames, interpolation de trames ou masquage de coefficients haute fréquence de transformée
  • H04N 19/156 - Disponibilité de ressources en matériel ou en calcul, p.ex. codage basé sur des critères d’économie d’énergie

48.

Multimedia communication apparatus and control method for multimedia data transmission over standard cable

      
Numéro d'application 15293477
Numéro de brevet 10216683
Statut Délivré - en vigueur
Date de dépôt 2016-10-14
Date de la première publication 2017-05-18
Date d'octroi 2019-02-26
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Yeh, Chun-Wen

Abrégé

A multimedia communication apparatus, suitable for a first multimedia apparatus, is adapted to transmit or receive multimedia data and is electrically connectable to a standard connector. The standard connector may be non-reversibly or reversibly connected to a plug of a standard cable, and includes a plurality of the pins. The pins include multiple differential signal pins serving as multiple multimedia channels, a power pin serving as a power line, a first polarity pin, a first data pin and a ground pin. The multimedia communication apparatus includes a control logic and a multimedia signal processor. The multimedia signal processor transmits or receives multimedia data to/from a second multimedia apparatus through the multimedia channels, and further power handshakes or exchanges information with the second multimedia apparatus. The information is for controlling a multiplexer to switch the multimedia channels.

Classes IPC  ?

  • G06F 13/00 - Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
  • G06F 13/38 - Transfert d'informations, p.ex. sur un bus
  • G06F 13/40 - Structure du bus
  • H04L 12/10 - Dispositions pour l'alimentation

49.

Communication apparatus

      
Numéro d'application 15343288
Numéro de brevet 09654307
Statut Délivré - en vigueur
Date de dépôt 2016-11-04
Date de la première publication 2017-05-16
Date d'octroi 2017-05-16
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Liao, Yi-Ying
  • Tung, Tai-Lai

Abrégé

A communication apparatus for correcting a situation of a spectrum inverted signal includes a channel estimation module and an equalization module. The channel estimation module determines a channel estimation parameter, and receives at least one frame signal to generate a convolution restored frame signal corresponding to the frame signal. The equalization module includes a first computation circuit and a second computation circuit. The first computation circuit receives the channel estimation parameter and the convolution restored frame signal to generate a transformation channel estimation parameter and a transformed convolution restored frame signal. The second computation circuit receives the transformed channel estimation parameter and the transformed convolution restored frame signal to generate an original frame signal corresponding to the frame signal. The first computation circuit further feeds back a transient original frame signal to the channel estimation module to update the channel estimation parameter.

Classes IPC  ?

  • H04L 25/02 - Systèmes à bande de base - Détails
  • H04B 10/2531 - Dispositions spécifiques à la transmission par fibres pour réduire ou éliminer la distorsion ou la dispersion due à la dispersion chromatique par inversion spectrale
  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
  • H04L 12/863 - Ordonnancement de file d’attente, p.ex. ordonnancement circulaire
  • H04L 27/26 - Systèmes utilisant des codes à fréquences multiples

50.

Adaptive envelope extracting apparatus, signal decoding apparatus and short-distance contactless communication apparatus applying the adaptive envelope extracting apparatus, and method thereof

      
Numéro d'application 15406773
Numéro de brevet 09722770
Statut Délivré - en vigueur
Date de dépôt 2017-01-15
Date de la première publication 2017-05-04
Date d'octroi 2017-08-01
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Choke, Tieng Ying
  • Lin, Jun-Wei

Abrégé

An envelope extracting apparatus includes: a clock extracting device arranged to extract a clock signal of a receiving modulation signal according to a first biasing voltage; and an edge detecting device arranged to generate a detecting signal to indicate an envelope edge of the receiving modulation signal according to a delayed clock signal of the clock signal and a second biasing voltage.

Classes IPC  ?

  • H04B 5/00 - Systèmes de transmission à induction directe, p.ex. du type à boucle inductive
  • H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur

51.

Frame rate control method and image processing apparatus selectively limiting frame rate

      
Numéro d'application 15181418
Numéro de brevet 10127883
Statut Délivré - en vigueur
Date de dépôt 2016-06-14
Date de la première publication 2017-04-27
Date d'octroi 2018-11-13
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Wang, Wei-Ting
  • Pan, Yingshiuan
  • Hsiao, Chih-Yuan
  • Chiu, Chien-Ming

Abrégé

A frame rate control method is provided. The frame rate control method includes the following step: detecting a frame rate of an image signal generated by an image processing apparatus to generate a first detection result; detecting a system load on the image processing apparatus to generate a second detection result; and determining whether to provide a frame rate limit to limit the frame rate according to at least the first detection result and the second detection result.

Classes IPC  ?

  • G06T 1/00 - Traitement de données d'image, d'application générale
  • G09G 5/00 - Dispositions ou circuits de commande de l'affichage communs à l'affichage utilisant des tubes à rayons cathodiques et à l'affichage utilisant d'autres moyens de visualisation
  • H04L 12/64 - Systèmes de commutation hybrides

52.

Decision feedback equalizer and control method thereof

      
Numéro d'application 15017976
Numéro de brevet 09674012
Statut Délivré - en vigueur
Date de dépôt 2016-02-08
Date de la première publication 2017-04-13
Date d'octroi 2017-06-06
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Ma, Ching-Wen
  • Tung, Tai-Lai

Abrégé

A control method for a decision feedback equalizer (DFE) includes: generating a channel impulse response (CIR) estimation vector according to an input signal at a CIR estimation frequency; generating an FFE coefficient according to the CIR estimation vector at a first frequency; generating an FBE coefficient according to the CIR estimation vector, and the FFE coefficient at a second frequency; generating a feed-forward equalization filtered result according to the input signal and the FFE coefficient; generating a feed-backward equalization filtered result according to a decision signal and the FBE coefficient; and generating an updated decision signal according to the feed-forward equalization filtered result and the feed-backward equalization filtered result. At least one of the first frequency and the second frequency is smaller than the CIR estimation frequency.

Classes IPC  ?

  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs

53.

Method for correcting flickers in a single-shot multiple-exposure image and associated apparatus

      
Numéro d'application 14877468
Numéro de brevet 09843739
Statut Délivré - en vigueur
Date de dépôt 2015-10-07
Date de la première publication 2017-04-13
Date d'octroi 2017-12-12
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Wang, Muge
  • Chien, Chien-Chia

Abrégé

A method for correcting flickers in a single-shot multiple-exposure image and associated apparatus is provided. The single-shot multi-exposure image includes first image data and second image data. The method includes the steps of: computing a first vertical profile for the first image data and a second vertical profile for the second image data; computing a flicker modulation function according to the first vertical profile and the second vertical profile; and multiplying each pixel in the second image data by the flicker modulation function to correct flickers.

Classes IPC  ?

  • H04N 5/235 - Circuits pour la compensation des variations de la luminance de l'objet
  • H04N 5/265 - Mélange

54.

Method of handling NFC device with non-fixed low power polling number and NFC device using the same

      
Numéro d'application 15230490
Numéro de brevet 09912567
Statut Délivré - en vigueur
Date de dépôt 2016-08-08
Date de la première publication 2017-03-23
Date d'octroi 2018-03-06
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Huang, Alan

Abrégé

A method of handling a near field communications (NFC) device includes setting a low power polling number, wherein the low power polling number is non-fixed; detecting whether any NFC device is nearby; performing low power polls until either at least one NFC device is detected or the number of low power polls reaches the low power polling number; performing a full power polling; and adjusting the low power polling number after the full power polling.

Classes IPC  ?

  • H04L 12/26 - Dispositions de surveillance; Dispositions de test
  • H04B 5/00 - Systèmes de transmission à induction directe, p.ex. du type à boucle inductive
  • H04W 52/02 - Dispositions d'économie de puissance
  • H04L 12/12 - Dispositions pour la connexion ou la déconnexion à distance de sous-stations ou de leur équipement
  • H04L 12/24 - Dispositions pour la maintenance ou la gestion

55.

Method and apparatus for arranging pixels of picture in storage units each having storage size not divisible by pixel size

      
Numéro d'application 15343233
Numéro de brevet 10163188
Statut Délivré - en vigueur
Date de dépôt 2016-11-04
Date de la première publication 2017-03-16
Date d'octroi 2018-12-25
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Chen, Chun-Chia
  • Ju, Chi-Cheng
  • Chang, Yung-Chang

Abrégé

A buffer write method for a buffer, including a plurality of M-bit storage units, has following steps: obtaining pixel data of a plurality of first N-bit pixels of a picture; calculating a corresponding start address of the buffer for the pixel data of the first N-bit pixels; and storing the first N-bit pixels of the picture according to the calculated start address of the buffer in the M-bit storage units by a buffer controller. The storing step includes fully storing at least one of the first N-bit pixels in one of the M-bit storage units storage units, wherein M and N are positive integers, and M is not divisible by N.

Classes IPC  ?

  • G06T 1/60 - Gestion de mémoire
  • H04N 19/51 - Estimation ou compensation du mouvement
  • H04N 19/433 - Matériel spécialement adapté à l’estimation ou à la compensation de mouvement caractérisé par des techniques d’accès à la mémoire
  • G06T 7/90 - Détermination de caractéristiques de couleur

56.

Integrated circuit associated with clock generator, and associated control method

      
Numéro d'application 15018012
Numéro de brevet 09673795
Statut Délivré - en vigueur
Date de dépôt 2016-02-08
Date de la première publication 2017-03-09
Date d'octroi 2017-06-06
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Weng, Meng-Tse
  • Lee, Jiunn-Yih

Abrégé

An integrated circuit includes a data sampler and a digital logic circuit. The data sampler provides multiple signal samples at a speed twice a symbol rate according to a local clock signal and the inverted local clock signal. The signal samples include a first symbol sample, and a second symbol sample that occurs later than the first symbol sample. The signal samples further include an interpolated sample between the first and second symbol samples. The digital logic circuit compares the first symbol sample with the interpolated sample to generate pre phase correction data, and compares the second symbol sample with the interpolated sample to generate post phase correction data. The pre phase correction data is generated earlier than the post phase correction data. The local clock signal and the inverted local clock signal have substantially a phase difference of 180 degrees.

Classes IPC  ?

  • H04L 7/04 - Commande de vitesse ou de phase au moyen de signaux de synchronisation
  • H03K 5/13 - Dispositions ayant une sortie unique et transformant les signaux d'entrée en impulsions délivrées à des intervalles de temps désirés
  • H03K 21/02 - Circuits d'entrée
  • H03K 5/00 - Transformation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe

57.

Method of hard-limited packet size for video encoding

      
Numéro d'application 15191308
Numéro de brevet 10187640
Statut Délivré - en vigueur
Date de dépôt 2016-06-23
Date de la première publication 2017-03-02
Date d'octroi 2019-01-22
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Huang, Chao-Chih
  • Lin, Ting-An
  • Chang, Shen-Kai
  • Chou, Han-Liang

Abrégé

A method and system for encoding a group of coding blocks and packetizing the compressed data into slices/packets with hard-limited packet size are disclosed. According to the present invention, a packetization map for at least a portion of a current picture is determined. The packetization map associates coding blocks in at least a portion of the current picture with one or more packets by identifying a corresponding group of coding blocks for each packet of said one or more packets. The corresponding group of coding blocks for each packet is then encoded according to the packetization map and the size of each packet is determined. The packet size is checked. If any packet size exceeds a constrained size, a new packetization map is generated and the corresponding group of coding blocks for each packet is encoded according to the new packetization map.

Classes IPC  ?

  • H04N 7/12 - Systèmes dans lesquels le signal de télévision est transmis par un canal ou une pluralité de canaux parallèles, la bande passante de chaque canal étant inférieure à la largeur de bande du signal de télévision
  • H04N 19/61 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant un codage par transformée combiné avec un codage prédictif
  • H04N 19/17 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet
  • H04N 19/15 - Débit ou quantité de données codées à la sortie du codeur par contrôle de la taille réelle des données compressées au niveau de la mémoire avant de décider du stockage dans la mémoire tampon de transmission
  • H04N 19/176 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant un bloc, p.ex. un macrobloc
  • H04N 19/174 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant une tranche, p.ex. une ligne de blocs ou un groupe de blocs
  • H04N 19/169 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif

58.

Sequence estimation device and method

      
Numéro d'application 14878147
Numéro de brevet 09749157
Statut Délivré - en vigueur
Date de dépôt 2015-10-08
Date de la première publication 2017-03-02
Date d'octroi 2017-08-29
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Liao, Yi-Ying
  • Tung, Tai-Lai

Abrégé

A sequence estimation device includes a grouping unit, a sequence estimation unit and a combination unit. The grouping unit groups a first plurality of equalized signals into a plurality of equalized signal groups according to a grouping rule. The sequence estimation unit, coupled to the grouping unit, processes the plurality of equalized signal groups according to a sequence estimation rule to obtain a plurality of estimated signal groups, respectively. The combination unit, coupled to the sequence estimation unit, permutes the plurality of estimated signal groups to a plurality of estimated signals according to the grouping rule.

Classes IPC  ?

  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs

59.

Smart playback method for TV programs and associated control device

      
Numéro d'application 14860883
Numéro de brevet 09832526
Statut Délivré - en vigueur
Date de dépôt 2015-09-22
Date de la première publication 2017-03-02
Date d'octroi 2017-11-28
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Huang, Hung-Chi

Abrégé

A smart playback method for TV programs includes: converting voice data to text data including a plurality of words; selecting a keyword from the words in the text data; providing a TV program according to the keyword; and controlling a screen to play the TV program.

Classes IPC  ?

  • G10L 15/00 - Reconnaissance de la parole
  • G10L 21/00 - Traitement du signal de parole ou de voix pour produire un autre signal audible ou non audible, p.ex. visuel ou tactile, afin de modifier sa qualité ou son intelligibilité
  • H04N 21/443 - Procédés de système d'exploitation, p.ex. démarrage d'un boîtier décodeur STB, implémentation d'une machine virtuelle Java dans un boîtier décodeur STB ou gestion d'énergie dans un boîtier décodeur STB
  • G10L 15/26 - Systèmes de synthèse de texte à partir de la parole
  • H04N 21/422 - Périphériques d'entrée uniquement, p.ex. système de positionnement global [GPS]
  • H04N 21/482 - Interface pour utilisateurs finaux pour la sélection de programmes
  • G06F 17/27 - Analyse automatique, p.ex. analyse grammaticale, correction orthographique
  • H04N 21/462 - Gestion de contenu ou de données additionnelles, p.ex. création d'un guide de programmes électronique maître à partir de données reçues par Internet et d'une tête de réseau ou contrôle de la complexité d'un flux vidéo en dimensionnant la résolution o
  • H04N 21/466 - Procédé d'apprentissage pour la gestion intelligente, p.ex. apprentissage des préférences d'utilisateurs pour recommander des films

60.

Electronic device capable of displaying and performing color compensation and color compensation method

      
Numéro d'application 14826213
Numéro de brevet 10019925
Statut Délivré - en vigueur
Date de dépôt 2015-08-14
Date de la première publication 2017-02-09
Date d'octroi 2018-07-10
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Wu, Yi-Ruei

Abrégé

The disclosure provides an electronic device capable of displaying and performing color compensation and a color compensation method. The color compensation method comprises: obtaining one or more brightness values for an original image from at least one of a screen brightness value and an ambient brightness value of the electronic device; determining whether each of the one or more brightness values is lower than a corresponding one of one or more threshold values, respectively; and enabling a color enhancement mode in events where each of the one or more brightness values is lower than the corresponding one of one or more threshold values, respectively, wherein the color enhancement mode comprises performing a color saturation compensation to enhance a saturation of the original image for display on a screen of the electronic device.

Classes IPC  ?

  • G09G 5/10 - Circuits d'intensité
  • G09G 3/20 - Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques pour la présentation d'un ensemble de plusieurs caractères, p.ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice
  • G09G 5/02 - Dispositions ou circuits de commande de l'affichage communs à l'affichage utilisant des tubes à rayons cathodiques et à l'affichage utilisant d'autres moyens de visualisation caractérisés par la manière dont la couleur est visualisée

61.

Processor and apparatus capable of reducing image flicker and a related method

      
Numéro d'application 14808079
Numéro de brevet 09813636
Statut Délivré - en vigueur
Date de dépôt 2015-07-24
Date de la première publication 2017-01-26
Date d'octroi 2017-11-07
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Chen, Yu-Sheng

Abrégé

An apparatus capable of reducing image flicker, including: a processor and an image capture device. The processor is configured to: detect whether a telecom operator is currently offering a telecommunication service to the apparatus; search a mapping history of utility frequencies from a storage device and determine whether the telecom operator is mapped to a utility frequency after detecting that the telecom operator is currently offering a telecommunication service to the apparatus; and obtain the utility frequency mapped to the telecom operator from the mapping history to be a current utility frequency after determining the utility frequency mapped to the telecom operator. The image capture device, coupled to the processor, is configured to operate with an exposure time adjusted according to the current utility frequency.

Classes IPC  ?

  • H04N 5/235 - Circuits pour la compensation des variations de la luminance de l'objet
  • H04W 4/02 - Services utilisant des informations de localisation
  • H04N 7/12 - Systèmes dans lesquels le signal de télévision est transmis par un canal ou une pluralité de canaux parallèles, la bande passante de chaque canal étant inférieure à la largeur de bande du signal de télévision
  • H04W 52/02 - Dispositions d'économie de puissance

62.

Delay locked loop and associated control method

      
Numéro d'application 14956554
Numéro de brevet 09553593
Statut Délivré - en vigueur
Date de dépôt 2015-12-02
Date de la première publication 2017-01-24
Date d'octroi 2017-01-24
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Weng, Meng-Tse
  • Liu, Hsian-Feng
  • Lee, Chieh-Wen

Abrégé

A control method for a delay locked loop includes: delaying an input signal to generate an internal signal; delaying the internal signal to generate an output signal; and selectively providing a reference clock signal or the output signal as the input signal according to the output signal and the internal signal.

Classes IPC  ?

  • H03L 7/06 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase
  • H03L 7/08 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase
  • H03K 5/14 - Dispositions ayant une sortie unique et transformant les signaux d'entrée en impulsions délivrées à des intervalles de temps désirés par l'utilisation de lignes à retard
  • H03K 5/00 - Transformation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe

63.

Method and apparatus for self-forming a tree topology network in a communications network

      
Numéro d'application 15208045
Numéro de brevet 10334423
Statut Délivré - en vigueur
Date de dépôt 2016-07-12
Date de la première publication 2017-01-19
Date d'octroi 2019-06-25
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Hsu, Chia-Hsiang
  • Kang, Hao-Hua

Abrégé

A method for self-forming a tree topology network is provided. The method is used in a communications apparatus. The method includes: broadcasting a discovery message; determining whether the communications apparatus receives one or more discovery responses from one or more nodes in a lower level of the tree topology network; and establishing a link with each node in the lower level according to the discovery responses.

Classes IPC  ?

  • H04W 8/00 - Gestion de données relatives au réseau
  • H04W 40/24 - Gestion d'informations sur la connectabilité, p.ex. exploration de connectabilité ou mise à jour de connectabilité
  • H04W 48/16 - Exploration; Traitement d'informations sur les restrictions d'accès ou les accès
  • H04W 84/18 - Réseaux auto-organisés, p.ex. réseaux ad hoc ou réseaux de détection
  • H04W 76/14 - Gestion de la connexion Établissement de la connexion Établissement de la connexion en mode direct
  • H04W 76/15 - Gestion de la connexion Établissement de la connexion Établissement de connexions à liens multiples sans fil

64.

Capacitor sensor structure, circuit board structure with capacitor sensor, and package structure of capacitive sensor

      
Numéro d'application 15193585
Numéro de brevet 09811709
Statut Délivré - en vigueur
Date de dépôt 2016-06-27
Date de la première publication 2017-01-19
Date d'octroi 2017-11-07
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Chang, Ming-Chung
  • Liu, Tzu Wei

Abrégé

A capacitive sensor structure includes: a substrate; a multilayer wire structure, disposed on the substrate to form a passive sensing circuit; and a semiconductor chip, formed thereon a control circuit, fixedly mounted on a surface of the substrate and electrically connected to the multilayer wire structure.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • G06K 9/00 - Méthodes ou dispositions pour la lecture ou la reconnaissance de caractères imprimés ou écrits ou pour la reconnaissance de formes, p.ex. d'empreintes digitales
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/16 - Matériaux de remplissage ou pièces auxiliaires dans le conteneur, p.ex. anneaux de centrage

65.

Decoding method using dynamic scaler factor

      
Numéro d'application 15195053
Numéro de brevet 09647798
Statut Délivré - en vigueur
Date de dépôt 2016-06-28
Date de la première publication 2017-01-19
Date d'octroi 2017-05-09
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Ku, Yu-Hsien

Abrégé

A decoding method applied to a convolutionally coded signal is provided. The method includes: adjusting first input information according to a first scaling factor to generate first a-priori information; b) decoding the convolutionally coded signal according to systematic information and the first a-priori information to generate first extrinsic information; c) adjusting second input information according to a second scaling factor to generate second a-priori information, wherein the second scaling factor is generated according to the first extrinsic information and the first a-priori information; and d) decoding the convolutionally coded signal according to the systematic information and the second a-priori information to generate second extrinsic information. One of step (b) and step (d) further generates a-posteriori information as a decoding result.

Classes IPC  ?

  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs

66.

Apparatus for performing tessellation operation and methods utilizing the same

      
Numéro d'application 14791743
Numéro de brevet 09786098
Statut Délivré - en vigueur
Date de dépôt 2015-07-06
Date de la première publication 2017-01-12
Date d'octroi 2017-10-10
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Tsung, Pei-Kuei
  • Lai, Shou-Jen
  • Lu, Yan-Hong
  • Tsai, Sung-Fang
  • Lu, Chien-Ping

Abrégé

A rendering method executed by a graphics processing unit includes: loading a vertex shading command from a first command queue to a shader module; executing the vertex shading command for computing the varying of the vertices to perform a vertex shading operation by taking the vertices as first input data; storing first tessellation stage commands into a second command queue; loading the first tessellation stage commands to the shader module; and executing the first tessellation commands for computing first tessellation stage outputs to perform a first tessellation stage of the one or more tessellation stages by taking the varying of the vertices as second input data. The vertex shading command is stored into the first command queue by a first processing unit. The varying of the vertices and the first tessellation stage outputs are stored in a cache of the graphics processing unit.

Classes IPC  ?

  • G06T 17/20 - Description filaire, p.ex. polygonalisation ou tessellation
  • G06T 1/20 - Architectures de processeurs; Configuration de processeurs p.ex. configuration en pipeline
  • G06T 15/00 - Rendu d'images tridimensionnelles [3D]

67.

Method and apparatus using software engine and hardware engine collaborated with each other to achieve hybrid video encoding

      
Numéro d'application 15265896
Numéro de brevet 10057590
Statut Délivré - en vigueur
Date de dépôt 2016-09-15
Date de la première publication 2017-01-05
Date d'octroi 2018-08-21
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Huang, Chao-Chih
  • Lin, Ting-An
  • Chang, Shen-Kai
  • Chou, Han-Liang

Abrégé

A hybrid video encoding method and system using a software engine and a hardware engine. The software engine receives coding unit data associated with a current picture, and performs a first part of the video encoding operation by executing instructions. The first part of the video encoding operation generates an inter predictor and control information corresponding to the coding unit data of the current picture. The first part of the video encoding operation stores the inter predictor into an off-chip memory. The hardware engine performs a second part of the video encoding operation according to the control information. The second part of the video encoding operation receives the inter predictor, and subtracts the inter predictor from the coding unit data to generate a residual signal. The second part of the video encoding operation then transforms and quantizes the residual signal to generate transformed and quantized residual signal, and encodes the transformed and quantized residual signal to generate an encoded video bitstream.

Classes IPC  ?

  • H04N 7/12 - Systèmes dans lesquels le signal de télévision est transmis par un canal ou une pluralité de canaux parallèles, la bande passante de chaque canal étant inférieure à la largeur de bande du signal de télévision
  • H04N 19/42 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques - caractérisés par les détails de mise en œuvre ou le matériel spécialement adapté à la compression ou à la décompression vidéo, p.ex. la mise en œuvre de logiciels spécialisés
  • H04N 19/43 - Matériel spécialement adapté à l’estimation ou à la compensation de mouvement
  • H04N 19/433 - Matériel spécialement adapté à l’estimation ou à la compensation de mouvement caractérisé par des techniques d’accès à la mémoire
  • H04N 19/423 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques - caractérisés par les détails de mise en œuvre ou le matériel spécialement adapté à la compression ou à la décompression vidéo, p.ex. la mise en œuvre de logiciels spécialisés caractérisés par les dispositions des mémoires

68.

Apparatus for dynamically adjusting video decoding complexity, and associated method

      
Numéro d'application 15268642
Numéro de brevet 09930361
Statut Délivré - en vigueur
Date de dépôt 2016-09-19
Date de la première publication 2017-01-05
Date d'octroi 2018-03-27
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Hsieh, Fang-Yi
  • Lin, Jian-Liang

Abrégé

An apparatus for dynamically adjusting video decoding complexity includes a decoding resolution control circuit and an adaptive spatial resolution decoder. The decoding resolution control circuit is arranged to dynamically determine whether at least one portion of multiple frames should be decoded in accordance with a specific resolution differing from an original resolution of the frames. In addition, the adaptive spatial resolution decoder is arranged to decode the frames according to whether the at least one portion of the frames should be decoded in accordance with the specific resolution. In particular, the apparatus further includes a system capability analyzing circuit arranged to analyze system capability of at least a portion of the apparatus, in order to generate analyzing results for being sent to the decoding resolution control circuit. An associated method is also provided.

Classes IPC  ?

  • H04N 19/59 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage prédictif mettant en œuvre un sous-échantillonnage spatial ou une interpolation spatiale, p.ex. modification de la taille de l’image ou de la résolution
  • H04N 19/159 - Type de prédiction, p.ex. prédiction intra-trame, inter-trame ou de trame bidirectionnelle
  • H04N 19/172 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant une image, une trame ou un champ
  • H04N 19/132 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’élément, le paramètre ou la sélection affectés ou contrôlés par le codage adaptatif Échantillonnage, masquage ou troncature d’unités de codage, p.ex. ré-échantillonnage adaptatif, saut de trames, interpolation de trames ou masquage de coefficients haute fréquence de transformée
  • H04N 19/152 - Débit ou quantité de données codées à la sortie du codeur par mesure de l’état de remplissage de la mémoire tampon de transmission
  • H04N 19/156 - Disponibilité de ressources en matériel ou en calcul, p.ex. codage basé sur des critères d’économie d’énergie
  • H04N 19/177 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant un groupe d’images [GOP]
  • H04N 19/44 - Décodeurs spécialement adaptés à cet effet, p.ex. décodeurs vidéo asymétriques par rapport à l’encodeur
  • H04N 19/105 - Sélection de l’unité de référence pour la prédiction dans un mode de codage ou de prédiction choisi, p.ex. choix adaptatif de la position et du nombre de pixels utilisés pour la prédiction
  • H04N 19/11 - Sélection du mode de codage ou du mode de prédiction parmi plusieurs modes de codage prédictif spatial
  • H04N 19/117 - Filtres, p.ex. pour le pré-traitement ou le post-traitement
  • H04N 19/139 - Analyse des vecteurs de mouvement, p.ex. leur amplitude, leur direction, leur variance ou leur précision
  • H04N 19/43 - Matériel spécialement adapté à l’estimation ou à la compensation de mouvement

69.

Video frame transmitting system and video frame transmitting method

      
Numéro d'application 14753014
Numéro de brevet 09544474
Statut Délivré - en vigueur
Date de dépôt 2015-06-29
Date de la première publication 2016-12-29
Date d'octroi 2017-01-10
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Huang, Ta-Lun
  • Ku, Chun-Wei
  • Huang, Chen-Long

Abrégé

A video frame transmitting system transmitting at least one output video frame to a display based on content of at least one input video frame. The video frame transmitting system has a display driver receiving an active input video frame and outputting the active input video frame as the output video frame to the display. The video frame transmitting system comprises: an application processor, receiving the input video frame, for determining the input video frame as the active input video frame if the content of the input video frame is different from content of a previous input video frame, and for determining the input video frame as a skip input video frame if the content of the input video frame is the same as the content of the previous input video frame. The application processor outputs the active input video frame to the display driver but does not output the skip input video frame.

Classes IPC  ?

  • H04N 5/04 - Synchronisation
  • H04N 5/38 - Circuits d'émetteur
  • G06F 3/041 - Numériseurs, p.ex. pour des écrans ou des pavés tactiles, caractérisés par les moyens de transduction

70.

Digital signal up-converting apparatus and related digital signal up-converting method

      
Numéro d'application 15255159
Numéro de brevet 09698785
Statut Délivré - en vigueur
Date de dépôt 2016-09-02
Date de la première publication 2016-12-22
Date d'octroi 2017-07-04
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Chen, Yang-Chuan
  • Wang, Chi-Hsueh
  • Chang, Hsiang-Hui
  • Lin, Bo-Yu

Abrégé

A digital signal up-converting apparatus includes: a clock generating circuit arranged to generate a reference clock signal; an adjusting circuit coupled to the clock generating circuit and arranged to generate a first clock signal and a second clock signal according to the reference clock signal; a baseband circuit coupled to the adjusting circuit for receiving the first clock signal, wherein the baseband circuit further generates a digital output signal according to the first clock signal; and a sampling circuit coupled to the adjusting circuit and the baseband circuit for receiving the second clock signal and the digital output signal, wherein the second clock signal and the digital output signal are non-overlapping; wherein the sampling circuit samples the digital output signal based on the second clock signal and then combines the sampled digital output signal in order to generate a combined digital signal.

Classes IPC  ?

  • H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur
  • H03K 19/0175 - Dispositions pour le couplage; Dispositions pour l'interface
  • H03F 3/217 - Amplificateurs de puissance de classe D; Amplificateurs à commutation
  • H04L 27/34 - Systèmes à courant porteur à modulation de phase et d'amplitude, p.ex. en quadrature d'amplitude
  • H04B 1/04 - Circuits
  • H04W 24/02 - Dispositions pour optimiser l'état de fonctionnement
  • H04L 25/02 - Systèmes à bande de base - Détails
  • H04L 25/08 - Modifications pour réduire les perturbations; Modifications pour réduire les effets des défauts de ligne
  • H03M 1/12 - Convertisseurs analogiques/numériques
  • G01R 21/06 - Dispositions pour procéder aux mesures de la puissance ou du facteur de puissance par mesure du courant et de la tension
  • G01R 23/00 - Dispositions pour procéder aux mesures de fréquences; Dispositions pour procéder à l'analyse de spectres de fréquences
  • H03F 1/24 - Modifications des amplificateurs pour réduire l'influence défavorable de l'impédance interne des éléments amplificateurs par utilisation de couplage dit "cascode", c. à d. étage avec cathode ou émetteur à la masse suivi d'un étage avec grille ou base à la masse respectivement dans les amplificateurs à tube à décharge
  • H04L 27/20 - Circuits de modulation; Circuits émetteurs

71.

Device and method for eliminating channel effect

      
Numéro d'application 14819523
Numéro de brevet 09571306
Statut Délivré - en vigueur
Date de dépôt 2015-08-06
Date de la première publication 2016-12-22
Date d'octroi 2017-02-14
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Liao, Yi-Ying
  • Tung, Tai-Lai

Abrégé

A device for eliminating a channel effect is provided. A time-domain channel estimating unit generates a channel estimation result according to a first reference signal. A fast Fourier transform (FFT) unit performs FFT on the channel estimation result to generate a plurality of channel frequency responses corresponding to a plurality of frequency indices. An adjusting unit receives a plurality of input signals, and determines whether to adjust the input signal of each of the frequency indices according to the amplitude of the channel frequency response of each of the frequency indices to generate a set of adjusted signals. An inverse fast Fourier transform (IFFT) unit performs IFFT on a set of output signals associated with the set of adjusted signals to generate a feedback signal. The time-domain channel estimating unit further generates another channel estimation result according to a second reference signal and the feedback signal.

Classes IPC  ?

  • H03H 7/30 - Réseaux retardateurs
  • H03H 7/40 - Adaptation automatique de l'impédance de charge à l'impédance de la source
  • H03K 5/159 - Applications des lignes à retard non couvertes par les sous-groupes précédents
  • H04L 25/02 - Systèmes à bande de base - Détails
  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs

72.

Methods for displaying image data in a computer system supporting multiple displays

      
Numéro d'application 15168483
Numéro de brevet 10152295
Statut Délivré - en vigueur
Date de dépôt 2016-05-31
Date de la première publication 2016-12-01
Date d'octroi 2018-12-11
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Chen, Chun-Hung
  • Ko, Chien-Chou
  • Chen, Chiung-Fu
  • Chen, Yi-Cheng

Abrégé

An electronic device and an associated method for displaying image data on a first display device of a first electronic device and a second display device of a second electronic device external of the first electronic device are provided. The method includes the steps of: determining whether image data to be displayed on the first and second display devices are the same; when the image data to be displayed on the first and second display devices are the same, estimating the first resource consumption required when the extension mode is selected for displaying the image data and the second resource consumption required when the mirror mode is selected for displaying the image data; and determining to display the image data on the first and second display devices in the extension mode or the mirror mode according to the first and second estimated resource consumption.

Classes IPC  ?

  • G06F 3/14 - Sortie numérique vers un dispositif de visualisation

73.

Method and device for calculating coefficients of feed-forward equalizer and feed-backward equalizer in decision feedback equalizer

      
Numéro d'application 14925332
Numéro de brevet 09503292
Statut Délivré - en vigueur
Date de dépôt 2015-10-28
Date de la première publication 2016-11-22
Date d'octroi 2016-11-22
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Ma, Ching-Wen
  • Kuo, Chih-Cheng
  • Tung, Tai-Lai
  • Chen, Chih-Ching

Abrégé

F−2).

Classes IPC  ?

  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs

74.

Viterbi decoding apparatus and viterbi decoding method

      
Numéro d'application 15153842
Numéro de brevet 09871623
Statut Délivré - en vigueur
Date de dépôt 2016-05-13
Date de la première publication 2016-11-17
Date d'octroi 2018-01-16
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Dornstetter, Jean-Louis
  • Kuo, Hsin-Chuan

Abrégé

A Viterbi decoding apparatus includes a main decoder, a re-encoder, an adjusting module, a secondary decoder and a secondary result generating module. The main decoder performs a Viterbi decoding process on input data to generate a set of main decoded results. The re-encoder performs a convolutional encoding process on the set of main decoded results to generate a set of re-encoded results. The adjusting module adjusts the input data according to the set of re-encoded results to generate adjusted input data corresponding to a predetermined path in a Viterbi trellis diagram. The secondary decoder generates a plurality of symbols according to the adjusted input data. The secondary result generating module generates a set of secondary decoded results according to the plurality of symbols and the set of main decoded results.

Classes IPC  ?

  • H04B 1/00 - TRANSMISSION - Détails des systèmes de transmission non caractérisés par le milieu utilisé pour la transmission
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue

75.

Method and data processing apparatus supporting simultaneous playback

      
Numéro d'application 14799162
Numéro de brevet 09578368
Statut Délivré - en vigueur
Date de dépôt 2015-07-14
Date de la première publication 2016-11-10
Date d'octroi 2017-02-21
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Liao, Wen-Jung

Abrégé

A data processing apparatus supporting simultaneous playback includes a processor, two tuners, a receiving element and a transmitting element. The first tuner generates first television data transmitted via a first frequency range, and provides the first television data to an internal playback device. The second tuner generates second television data transmitted via a second frequency range. The receiving element receives a data request for a selected television channel from an external electronic device. In response to the data request, the processor controls the second tuner to generate the second television data including video/audio data of the selected television channel. When the internal playback device performs playback according to the first television data, the transmitting element transmits the video/audio data of the selected television channel to the external electronic device for playback.

Classes IPC  ?

  • H04N 21/426 - Structure de client; Structure de périphérique de client Éléments internes de client
  • H04N 21/482 - Interface pour utilisateurs finaux pour la sélection de programmes
  • H04N 21/488 - Services de données, p.ex. téléscripteur d'actualités
  • H04N 21/41 - Structure de client; Structure de périphérique de client
  • H04N 21/437 - Interfaçage de la voie montante du réseau de transmission, p.ex. pour transmettre des requêtes de client à un serveur VOD
  • H04N 21/462 - Gestion de contenu ou de données additionnelles, p.ex. création d'un guide de programmes électronique maître à partir de données reçues par Internet et d'une tête de réseau ou contrôle de la complexité d'un flux vidéo en dimensionnant la résolution o

76.

Time de-interleaving circuit and time de-interleaving method for reducing a number of times of accessing memory

      
Numéro d'application 15083499
Numéro de brevet 10140209
Statut Délivré - en vigueur
Date de dépôt 2016-03-29
Date de la première publication 2016-10-06
Date d'octroi 2018-11-27
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Wang, Chun-Chieh

Abrégé

A time de-interleaving circuit applied to a communication system to de-interleave an interleaved signal is provided. The interleaved signal includes a plurality of cells. The time de-interleaving circuit includes a memory module and a buffering memory module. The memory module stores the cells, which are in a unit of a plurality of cells to form a plurality of cell groups. The memory module is accessed in a unit of one cell group. The buffering memory module buffers a part of the cells from the memory module to arrange an output sequence of the cells.

Classes IPC  ?

  • G06F 12/06 - Adressage d'un bloc physique de transfert, p.ex. par adresse de base, adressage de modules, extension de l'espace d'adresse, spécialisation de mémoire
  • H03M 13/05 - Détection d'erreurs ou correction d'erreurs transmises par redondance dans la représentation des données, c.à d. mots de code contenant plus de chiffres que les mots source utilisant un codage par blocs, c.à d. un nombre prédéterminé de bits de contrôle ajouté à un nombre prédéterminé de bits d'information
  • H03M 13/00 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • H03M 13/27 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes utilisant des techniques d'entrelaçage
  • H03M 13/11 - Détection d'erreurs ou correction d'erreurs transmises par redondance dans la représentation des données, c.à d. mots de code contenant plus de chiffres que les mots source utilisant un codage par blocs, c.à d. un nombre prédéterminé de bits de contrôle ajouté à un nombre prédéterminé de bits d'information utilisant plusieurs bits de parité
  • H03M 13/25 - Détection d'erreurs ou correction d'erreurs transmises par codage spatial du signal, c. à d. en ajoutant une redondance dans la constellation du signal, p.ex. modulation codée en treillis [TMC]

77.

Methods and apparatus for intra picture block copy in video compression

      
Numéro d'application 15031878
Numéro de brevet 10171834
Statut Délivré - en vigueur
Date de dépôt 2014-12-01
Date de la première publication 2016-09-15
Date d'octroi 2019-01-01
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Liu, Shan
  • Xu, Xiaozhong
  • Chang, Karen Yun

Abrégé

Implementations of techniques of intra picture block copy in video compression are described. In one example implementation, a method may include: identifying a first block of pixels of a plurality of pixels of a picture as a reference block for reconstructing a second block of pixels of the plurality of pixels of the picture; determining an overlapped region of the second block that overlaps with the first block; and reconstructing pixels in the overlapped region based on a first set of pixels and a second set of pixels of the first block.

Classes IPC  ?

  • H04N 11/02 - Systèmes de télévision en couleurs avec réduction de la largeur de bande
  • H04N 19/593 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage prédictif mettant en œuvre des techniques de prédiction spatiale
  • H04N 19/139 - Analyse des vecteurs de mouvement, p.ex. leur amplitude, leur direction, leur variance ou leur précision
  • H04N 19/176 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant un bloc, p.ex. un macrobloc
  • H04N 19/11 - Sélection du mode de codage ou du mode de prédiction parmi plusieurs modes de codage prédictif spatial
  • H04N 19/583 - Compensation de mouvement par blocs se chevauchant
  • H04N 19/182 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant un pixel
  • H04N 19/172 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant une image, une trame ou un champ

78.

Electronic device with equalization, integrated circuit and methods therefor

      
Numéro d'application 14990001
Numéro de brevet 09768984
Statut Délivré - en vigueur
Date de dépôt 2016-01-07
Date de la première publication 2016-09-08
Date d'octroi 2017-09-19
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Narasimhan, Balachander
  • Chien, Charles
  • Zhou, Qiang
  • Lin, Chih-Yuan
  • Zhan, Cheng-Chou
  • Peng, Bao-Chi

Abrégé

An electronic device for a wireless communication system is described. The electronic device comprises: a receiver configured to receive a modulated signal on a communication channel; and a processor, coupled to the receiver and configured to: process the received modulated signal; identify a communication channel characteristic based on the processed received modulated signal; select an equalizer having a first set of equalization coefficients based on the identified communication channel characteristic, wherein the first set of equalization coefficients is selected from a plurality of equalization coefficients, each of the plurality of equalization coefficients being associated with different communication channel characteristics; equalize the processed received modulated signal on the communication channel using the selected equalizer; and detect the equalized received modulated signal.

Classes IPC  ?

  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
  • H04W 4/00 - Services spécialement adaptés aux réseaux de télécommunications sans fil; Leurs installations
  • H04B 5/00 - Systèmes de transmission à induction directe, p.ex. du type à boucle inductive
  • H04L 1/20 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue en utilisant un détecteur de la qualité du signal
  • G06K 19/07 - Supports d'enregistrement avec des marques conductrices, des circuits imprimés ou des éléments de circuit à semi-conducteurs, p.ex. cartes d'identité ou cartes de crédit avec des puces à circuit intégré
  • H04B 1/00 - TRANSMISSION - Détails des systèmes de transmission non caractérisés par le milieu utilisé pour la transmission

79.

Self testing device for memory channels and memory control units and method thereof

      
Numéro d'application 15057203
Numéro de brevet 09589671
Statut Délivré - en vigueur
Date de dépôt 2016-03-01
Date de la première publication 2016-09-08
Date d'octroi 2017-03-07
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Chen, Chung-Ching
  • Lin, Chen-Nan
  • Lo, Yi-Hao

Abrégé

A memory self-testing device for testing a plurality of memory control units includes: a test control unit, coupled to the memory control units, generating a plurality of access request signals and a plurality of sets of data; a channel control unit, coupled to the test control unit and the memory control units, determining a leading feedback signal among a plurality of feedback signals; and a data control unit, coupled to the test control unit and the memory control units, storing the sets of data, and transmitting the sets of data to the memory control units according to a plurality of read/write signals. The feedback signals and the read/write signals are generated by the memory control units in response to the access request signals. The test control units generate the sets of data according to the leading feedback signal.

Classes IPC  ?

  • G11C 7/00 - Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
  • G11C 29/16 - Mise en œuvre d'une logique de commande, p.ex. décodeurs de mode de test utilisant des unités microprogrammées, p.ex. machines à états logiques
  • G11C 29/52 - Protection du contenu des mémoires; Détection d'erreurs dans le contenu des mémoires
  • G11C 29/02 - Détection ou localisation de circuits auxiliaires défectueux, p.ex. compteurs de rafraîchissement défectueux
  • G06F 11/20 - Détection ou correction d'erreur dans une donnée par redondance dans le matériel en utilisant un masquage actif du défaut, p.ex. en déconnectant les éléments défaillants ou en insérant des éléments de rechange
  • G06F 11/27 - Tests intégrés
  • G11C 29/04 - Détection ou localisation d'éléments d'emmagasinage défectueux

80.

Display method for video conferencing

      
Numéro d'application 15002448
Numéro de brevet 09692950
Statut Délivré - en vigueur
Date de dépôt 2016-01-21
Date de la première publication 2016-08-18
Date d'octroi 2017-06-27
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Chang, Chih-Kai
  • Liu, Tsu-Ming

Abrégé

A display method for video conferencing and an associated video conferencing system are provided. The video conferencing system includes a display, an image capturing unit, and a network interface unit. The method includes the steps of: utilizing the image capturing unit to capture images of a local user in a video conference; performing foreground segmentation on the captured images to obtain a foreground object; flipping the foreground object horizontally; identifying a human face from the flipped foreground object and correcting a facing angle of the human face; determining interaction data from the local user on the display; encoding the interaction data and the flipped foreground object into an interaction stream and a video stream, respectively; packing the interaction stream and the video stream into an output stream; and transmitting the output stream to a remote user of the video conference through the network interface unit.

Classes IPC  ?

  • H04N 7/14 - Systèmes à deux voies
  • H04N 5/225 - Caméras de télévision
  • G06F 3/0488 - Techniques d’interaction fondées sur les interfaces utilisateur graphiques [GUI] utilisant des caractéristiques spécifiques fournies par le périphérique d’entrée, p.ex. des fonctions commandées par la rotation d’une souris à deux capteurs, ou par la nature du périphérique d’entrée, p.ex. des gestes en fonction de la pression exer utilisant un écran tactile ou une tablette numérique, p.ex. entrée de commandes par des tracés gestuels
  • G06K 9/00 - Méthodes ou dispositions pour la lecture ou la reconnaissance de caractères imprimés ou écrits ou pour la reconnaissance de formes, p.ex. d'empreintes digitales
  • G06T 3/60 - Rotation d'une image entière ou d'une partie d'image
  • H04N 7/15 - Systèmes pour conférences
  • G01N 15/14 - Recherche par des moyens électro-optiques
  • G01N 21/53 - Dispersion, c. à d. réflexion diffuse dans un corps ou dans un fluide dans un courant de fluide, p.ex. dans la fumée
  • G01N 21/55 - Réflexion spéculaire
  • G06F 3/041 - Numériseurs, p.ex. pour des écrans ou des pavés tactiles, caractérisés par les moyens de transduction
  • G06F 3/0484 - Techniques d’interaction fondées sur les interfaces utilisateur graphiques [GUI] pour la commande de fonctions ou d’opérations spécifiques, p.ex. sélection ou transformation d’un objet, d’une image ou d’un élément de texte affiché, détermination d’une valeur de paramètre ou sélection d’une plage de valeurs
  • G06F 3/16 - Entrée acoustique; Sortie acoustique
  • G06F 3/01 - Dispositions d'entrée ou dispositions d'entrée et de sortie combinées pour l'interaction entre l'utilisateur et le calculateur
  • G06F 1/16 - TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES - Détails non couverts par les groupes et - Détails ou dispositions de structure
  • H04M 1/02 - Caractéristiques de structure des appareils téléphoniques

81.

Syntax parsing apparatus with multiple syntax parsing circuits for processing multiple image regions within same frame or processing multiple frames and related syntax parsing method

      
Numéro d'application 15028717
Numéro de brevet 10123028
Statut Délivré - en vigueur
Date de dépôt 2015-09-17
Date de la première publication 2016-08-18
Date d'octroi 2018-11-06
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Wu, Ming-Long
  • Cheng, Chia-Yun
  • Chang, Yung-Chang

Abrégé

A syntax parsing apparatus includes a plurality of syntax parsing circuits and a dispatcher. Each of the syntax parsing circuits has at least entropy decoding capability. The syntax parsing circuits generate a plurality of entropy decoding results of a plurality of image regions within a same frame, respectively. The dispatcher assigns bitstream start points of the image regions to the syntax parsing circuits, and triggers the syntax parsing circuits to start entropy decoding, respectively.

Classes IPC  ?

  • H04N 19/70 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques caractérisés par des aspects de syntaxe liés au codage vidéo, p.ex. liés aux standards de compression
  • H04N 19/436 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques - caractérisés par les détails de mise en œuvre ou le matériel spécialement adapté à la compression ou à la décompression vidéo, p.ex. la mise en œuvre de logiciels spécialisés utilisant des dispositions de calcul parallélisées
  • H04N 19/593 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage prédictif mettant en œuvre des techniques de prédiction spatiale
  • H04N 19/91 - Codage entropique, p.ex. codage à longueur variable ou codage arithmétique
  • H04N 19/127 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’élément, le paramètre ou la sélection affectés ou contrôlés par le codage adaptatif Établissement des priorités des ressources en matériel ou en calcul
  • H04N 19/172 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant une image, une trame ou un champ
  • H04N 19/174 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant une tranche, p.ex. une ligne de blocs ou un groupe de blocs
  • H04N 19/184 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant des bits, p.ex. de flux vidéo compressé
  • H04N 19/44 - Décodeurs spécialement adaptés à cet effet, p.ex. décodeurs vidéo asymétriques par rapport à l’encodeur

82.

Video decoding apparatus and method for selectively bypassing processing of residual values and/or buffering of processed residual values

      
Numéro d'application 15139345
Numéro de brevet 09906801
Statut Délivré - en vigueur
Date de dépôt 2016-04-27
Date de la première publication 2016-08-18
Date d'octroi 2018-02-27
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Chiu, Min-Hao
  • Cheng, Chia-Yun
  • Chen, Chun-Chia

Abrégé

An exemplary video decoding apparatus includes a first decoding unit configured for decoding a first encoded block to generate first residual values, a first detecting unit configured for detecting whether all of the first residual values have a same first value, a first processing circuit configured for processing the first residual values to generate first processed residual values, and a second processing circuit configured for generating a decoded block corresponding to the first encoded block. When all of the first residual values have the same first value, the first detecting unit controls the second processing circuit to generate the decoded block without referring to the first processed residual values.

Classes IPC  ?

  • H04N 19/176 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant un bloc, p.ex. un macrobloc
  • H04N 19/129 - Balayage d’unités de codage, p.ex. balayage en zigzag de coefficients de transformée ou ordonnancement flexible de macroblocs [OFM]
  • H04N 19/12 - Sélection parmi plusieurs transformées ou standards, p.ex. sélection entre une transformée en cosinus discrète [TCD] et une transformée en sous-bandes ou sélection entre H.263 et H.264
  • H04N 19/124 - Quantification
  • H04N 19/122 - Sélection de la taille de la transformée, p.ex. 8x8 ou 2x4x8 TCD; Sélection de transformées en sous-bandes de structure ou de type variable
  • H04N 19/13 - Codage entropique adaptatif, p.ex. codage adaptatif à longueur variable [CALV] ou codage arithmétique binaire adaptatif en fonction du contexte [CABAC]

83.

Wireless receiving device and signal processing method thereof

      
Numéro d'application 15007619
Numéro de brevet 09716560
Statut Délivré - en vigueur
Date de dépôt 2016-01-27
Date de la première publication 2016-08-04
Date d'octroi 2017-07-25
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Wei, Fong-Shih
  • Wang, Jen-Hsing

Abrégé

A wireless receiving device includes: a time-domain channel estimation circuit, generating channel information in the time domain according to a part of a received signal; a fast Fourier transform (FFT) circuit, coupled to the time-domain channel estimation circuit, transforming another part of the received signal and the channel information to the frequency domain to generate a plurality of sets of received data; an equalizer, coupled to the FFT circuit, adjusting the received data to generate a plurality of sets of complex equalized data; an adjusting unit, coupled to the equalizer, adjusting the sets of complex equalized data such that the sets of adjusted equalized data is closer to the origin of a complex plane; and a decision circuit, generating a plurality of sets of binary data according to the sets of adjusted equalized data.

Classes IPC  ?

  • H03H 7/30 - Réseaux retardateurs
  • H04H 20/33 - Dispositions de radiodiffusion simultanée de plusieurs informations par plusieurs canaux
  • H04B 1/10 - Dispositifs associés au récepteur pour limiter ou supprimer le bruit et les interférences
  • H04W 24/00 - Dispositions de supervision, de contrôle ou de test
  • H04L 25/02 - Systèmes à bande de base - Détails
  • H04L 27/26 - Systèmes utilisant des codes à fréquences multiples

84.

Multi-standard video decoder with novel bin decoding

      
Numéro d'application 14997691
Numéro de brevet 10205957
Statut Délivré - en vigueur
Date de dépôt 2016-01-18
Date de la première publication 2016-08-04
Date d'octroi 2019-02-12
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Cheng, Chia-Yun
  • Wang, Sheng-Jen
  • Chang, Yung-Chang

Abrégé

An apparatus for multi-standard bin decoding in a video decoder for decoding two video coded in two different video coding standards is disclosed. The apparatus includes a first bin decoder to decode one or more first bin strings, a second bin decoder to decode one or more second bin strings, a standard change control module coupled to the first bin decoder and the second bin decoder and a system controller coupled to the standard change control module, the first bin decoder and the second bin decoder. The standard change control module or the system controller selects either a next slice or picture to be decoded by the first bin decoder or the second bin decoder based on one or more control parameters including the decoding time information.

Classes IPC  ?

  • H04N 19/44 - Décodeurs spécialement adaptés à cet effet, p.ex. décodeurs vidéo asymétriques par rapport à l’encodeur
  • H04N 19/174 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant une tranche, p.ex. une ligne de blocs ou un groupe de blocs
  • H04N 19/91 - Codage entropique, p.ex. codage à longueur variable ou codage arithmétique
  • H04N 19/42 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques - caractérisés par les détails de mise en œuvre ou le matériel spécialement adapté à la compression ou à la décompression vidéo, p.ex. la mise en œuvre de logiciels spécialisés
  • H04N 19/70 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques caractérisés par des aspects de syntaxe liés au codage vidéo, p.ex. liés aux standards de compression

85.

Estimating method, sampling frequency offset calculating method, and phase estimating method and device

      
Numéro d'application 14989885
Numéro de brevet 09800442
Statut Délivré - en vigueur
Date de dépôt 2016-01-07
Date de la première publication 2016-07-28
Date d'octroi 2017-10-24
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Ku, Yu-Hsien

Abrégé

An estimating method for estimating a phase difference of two frames is provided. The estimating method includes: providing a first sequence according to a header of a first frame; providing a second sequence according to a header of a second frame, wherein the first and second frames are successive frames, and the first and second sequences are pseudo noise sequences; performing a correlation calculation according to the first and second sequences to generate a plurality of correlation values; and estimating the phase difference between the first and second frames according to the correlation values.

Classes IPC  ?

  • H04L 27/26 - Systèmes utilisant des codes à fréquences multiples

86.

Communication system and phase error estimating method thereof

      
Numéro d'application 14989908
Numéro de brevet 09722834
Statut Délivré - en vigueur
Date de dépôt 2016-01-07
Date de la première publication 2016-07-28
Date d'octroi 2017-08-01
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Chou, Yu-Jen

Abrégé

A communication system includes a receiving circuit and a phase error estimating circuit. The receiving circuit receives an input signal x, which has an input phase θ in a polar coordinate system. According to partial differentiation performed on the natural logarithm of a function f(x, θ), the phase error estimating circuit generates an estimated phase error of the input signal x. f(x, θ) represents a probability function of receiving the input signal x at the receiving circuit.

Classes IPC  ?

  • H04L 27/26 - Systèmes utilisant des codes à fréquences multiples
  • H04L 27/00 - Systèmes à porteuse modulée
  • H04L 27/227 - Circuits de démodulation; Circuits récepteurs utilisant une démodulation cohérente

87.

Preemptive flushing of spatial selective bins for deferred graphics processing

      
Numéro d'application 14605068
Numéro de brevet 09659407
Statut Délivré - en vigueur
Date de dépôt 2015-01-26
Date de la première publication 2016-07-28
Date d'octroi 2017-05-23
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Lu, Chien-Ping
  • Liao, Qun-Feng
  • Huang, Hsilin
  • Zhao, Xiayang

Abrégé

A graphics processing unit (GPU) is provided to preemptively flush one or more bins. The GPU generates bin data of a display area according to an association of primitive data with the bins that correspond to the display area. Upon detecting an adaptive condition, a signal is generated to indicate that one or more bins of a first frame are to be flushed in a first order before the first frame is fully binned. The signal interrupts bin flush of a second frame in a second order in order to flush the one or more bins of the first frame in the first order. After the one or more bins of the first frame are flushed, the bin flush of the second frame is resumed in the second order.

Classes IPC  ?

  • G06T 17/00 - Modélisation tridimensionnelle [3D] pour infographie
  • G06T 17/10 - Description de volumes, p.ex. de cylindres, de cubes ou utilisant la GSC [géométrie solide constructive]
  • G06T 1/20 - Architectures de processeurs; Configuration de processeurs p.ex. configuration en pipeline
  • G06T 15/00 - Rendu d'images tridimensionnelles [3D]

88.

Loop back scheme for NFC

      
Numéro d'application 14200026
Numéro de brevet 09402148
Statut Délivré - en vigueur
Date de dépôt 2014-03-07
Date de la première publication 2016-07-26
Date d'octroi 2016-07-26
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Tan, Ying Chow
  • Choke, Tieng Ying
  • Sun, Yuan
  • Shana'A, Osama K A

Abrégé

A method for testing an Integrated Circuit (IC) with Near Field Communication (NFC) technology according to a first embodiment of the present invention includes: utilizing a BB modem of the IC to generate a known data pattern; modulating the known data pattern to generate a modulated data pattern; sending the modulated data pattern on the transmitting path to an NFC antenna of the IC and utilizing the NFC antenna to loop the modulated data pattern back to the receiving path; demodulating the modulated data pattern; and determining if the data pattern on the transmitting path is the same as the data pattern on the receiving path. When the data pattern on the transmitting path is not the same as the data pattern on the receiving path, it is determined that the IC fails.

Classes IPC  ?

  • H04B 5/00 - Systèmes de transmission à induction directe, p.ex. du type à boucle inductive
  • H04B 17/00 - Surveillance; Tests
  • H04W 4/00 - Services spécialement adaptés aux réseaux de télécommunications sans fil; Leurs installations

89.

Video displaying method and video decoding method which can operate in multiple display mode and electronic system applying the method

      
Numéro d'application 14931804
Numéro de brevet 09762966
Statut Délivré - en vigueur
Date de dépôt 2015-11-03
Date de la première publication 2016-07-21
Date d'octroi 2017-09-12
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Liu, Shan
  • Xu, Xiaozhong
  • Yu, Jacob

Abrégé

A video displaying method, applied to an electronic apparatus comprising a first display, comprising: (a) selecting a plurality of video contents from a plurality of candidate video contents; and (b) simultaneously displaying selected video contents selected in the step (a), respectively in sub-windows on the first display. Related video decoding methods are also disclosed.

Classes IPC  ?

  • H04N 21/472 - Interface pour utilisateurs finaux pour la requête de contenu, de données additionnelles ou de services; Interface pour utilisateurs finaux pour l'interaction avec le contenu, p.ex. pour la réservation de contenu ou la mise en place de rappels, pour la requête de notification d'événement ou pour la transformation de contenus affichés
  • H04N 21/2343 - Traitement de flux vidéo élémentaires, p.ex. raccordement de flux vidéo ou transformation de graphes de scènes MPEG-4 impliquant des opérations de reformatage de signaux vidéo pour la distribution ou la mise en conformité avec les requêtes des utilisateurs finaux ou les exigences des dispositifs des utilisateurs finaux
  • H04N 21/482 - Interface pour utilisateurs finaux pour la sélection de programmes
  • H04N 21/462 - Gestion de contenu ou de données additionnelles, p.ex. création d'un guide de programmes électronique maître à partir de données reçues par Internet et d'une tête de réseau ou contrôle de la complexité d'un flux vidéo en dimensionnant la résolution o
  • H04N 21/4402 - Traitement de flux élémentaires vidéo, p.ex. raccordement d'un clip vidéo récupéré d'un stockage local avec un flux vidéo en entrée ou rendu de scènes selon des graphes de scène MPEG-4 impliquant des opérations de reformatage de signaux vidéo pour la redistribution domestique, le stockage ou l'affichage en temps réel
  • H04N 21/458 - Ordonnancement de contenu pour créer un flux personnalisé, p.ex. en combinant une publicité stockée localement avec un flux d'entrée; Opérations de mise à jour, p.ex. pour modules de système d'exploitation
  • H04N 21/426 - Structure de client; Structure de périphérique de client Éléments internes de client
  • H04N 5/445 - Circuits de réception pour visualisation d'information additionnelle

90.

Signal receiver with adaptive soft information adjustment and associated signal processing method

      
Numéro d'application 14990962
Numéro de brevet 09787520
Statut Délivré - en vigueur
Date de dépôt 2016-01-08
Date de la première publication 2016-07-14
Date d'octroi 2017-10-10
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Su, Yu-Che
  • Huang, Tzu-Hsuan
  • Tung, Tai-Lai

Abrégé

A signal receiver with adaptive software information adjustment of a communication system is provided. The signal receiver receives a modulated signal comprising a plurality of packets, and includes: a demodulating circuit, configured to demodulate the modulated signal to generate a plurality of sets of soft information corresponding to each packet; a software information adjusting circuit, coupled to the demodulating circuit, configured to adjust the sets of soft information according to a distribution of the sets of soft information corresponding to each packet; a quantizer, coupled to the soft information adjusting circuit, configured to quantize the adjusted sets of soft information to generate a plurality of sets of data; and a decoder, coupled to the quantizer, configured to decode the data.

Classes IPC  ?

  • H04L 25/06 - Moyens pour rétablir le niveau à courant continu; Correction de distorsion de polarisation
  • H04L 27/38 - Circuits de démodulation; Circuits récepteurs

91.

Method of disparity derived depth coding in 3D video coding

      
Numéro d'application 14891129
Numéro de brevet 10045014
Statut Délivré - en vigueur
Date de dépôt 2014-07-02
Date de la première publication 2016-06-23
Date d'octroi 2018-08-07
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Zhang, Kai
  • An, Jicheng
  • Lin, Jian-Liang
  • Zhang, Xianguo

Abrégé

A method and apparatus for three-dimensional video encoding and decoding using disparity derived depth prediction are disclosed. Embodiments of the present invention determine a disparity vector related to a collocated texture block in the dependent view and generate converted depth samples from the disparity vector. The generated converted depth samples are used as a predictor or Merge candidate for the current depth block. The Merge candidate corresponding to the converted depth samples can be placed in the merging candidate list at a location before TMVP (temporal motion vector predictor) merging candidate. The converted depth samples can be generated from the disparity vector according to a function of the disparity vector. Information associated with the function can be signaled explicitly to a decoder or derived implicitly by the decoder. One aspect of the present invention addresses simplified disparity to depth conversion, specifically division-free disparity-to-depth conversion.

Classes IPC  ?

  • H04N 19/105 - Sélection de l’unité de référence pour la prédiction dans un mode de codage ou de prédiction choisi, p.ex. choix adaptatif de la position et du nombre de pixels utilisés pour la prédiction
  • H04N 13/161 - Encodage, multiplexage ou démultiplexage de différentes composantes des signaux d’images
  • H04N 19/597 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage prédictif spécialement adapté pour l’encodage de séquences vidéo multi-vues
  • H04N 19/176 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant un bloc, p.ex. un macrobloc
  • H04N 19/46 - Inclusion d’information supplémentaire dans le signal vidéo pendant le processus de compression
  • H04N 19/136 - Caractéristiques ou propriétés du signal vidéo entrant
  • H04N 19/44 - Décodeurs spécialement adaptés à cet effet, p.ex. décodeurs vidéo asymétriques par rapport à l’encodeur
  • H04N 19/52 - Traitement de vecteurs de mouvement par encodage par encodage prédictif
  • H04N 13/00 - Systèmes vidéo stéréoscopiques; Systèmes vidéo multi-vues; Leurs détails

92.

Method for controlling lighting element and associated system

      
Numéro d'application 14836969
Numéro de brevet 09661723
Statut Délivré - en vigueur
Date de dépôt 2015-08-27
Date de la première publication 2016-06-16
Date d'octroi 2017-05-23
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Liu, Chenghao
  • Liu, Shan

Abrégé

A method for controlling at least one lighting element includes: setting a dimming speed; determining a dimming level according to the dimming speed; and using the dimming level to perform a stepped dimming operation to brighten or dim the lighting element.

Classes IPC  ?

  • H05B 33/08 - Circuits pour faire fonctionner des sources lumineuses électroluminescentes
  • H05B 37/02 - Commande

93.

Frequency deinterleaving and time deinterleaving circuit, method thereof and receiving circuit of digital television

      
Numéro d'application 14624640
Numéro de brevet 09577789
Statut Délivré - en vigueur
Date de dépôt 2015-02-18
Date de la première publication 2016-06-09
Date d'octroi 2017-02-21
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Wang, Chun-Chieh
  • Tung, Tai-Lai
  • Lai, Ko-Yin
  • Liao, Yi-Ying

Abrégé

A receiving circuit for a digital television is provided. The receiving circuit of the digital television, adapted to process a digital television signal to generate transmission data, includes: a front-end circuit, configured to process the digital television signal to generate an interleaved signal; a setting unit, configured to provide a setting value associated with a digital video standard of the digital television signal; a frequency de-interleaving and time de-interleaving circuit, configured to select a frequency de-interleaving scheme and a time de-interleaving scheme corresponding to different digital video standards according to the setting value, and to process the interleaved signal to generate a de-interleaved signal; a quadrature amplitude modulation (QAM) demapping circuit, configured to demap the de-interleaved signal to generate a demapped signal; and a decoder, configured to decode the demapped signal to generate the transmission data.

Classes IPC  ?

  • H04N 7/173 - Systèmes à secret analogiques; Systèmes à abonnement analogiques à deux voies, p.ex. l'abonné envoyant un signal de sélection du programme
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H04L 27/26 - Systèmes utilisant des codes à fréquences multiples
  • H04N 21/434 - Désassemblage d'un flux multiplexé, p.ex. démultiplexage de flux audio et vidéo, extraction de données additionnelles d'un flux vidéo; Remultiplexage de flux multiplexés; Extraction ou traitement de SI; Désassemblage d'un flux élémentaire mis en paquets
  • H04N 21/61 - Structure physique de réseau; Traitement de signal
  • H04N 21/234 - Traitement de flux vidéo élémentaires, p.ex. raccordement de flux vidéo ou transformation de graphes de scènes MPEG-4
  • H04N 21/44 - Traitement de flux élémentaires vidéo, p.ex. raccordement d'un clip vidéo récupéré d'un stockage local avec un flux vidéo en entrée ou rendu de scènes selon des graphes de scène MPEG-4
  • H04N 21/438 - Interfaçage de la voie descendante du réseau de transmission provenant d'un serveur, p.ex. récupération de paquets MPEG d'un réseau IP

94.

Display control method and device for application program interface

      
Numéro d'application 14933464
Numéro de brevet 09905201
Statut Délivré - en vigueur
Date de dépôt 2015-11-05
Date de la première publication 2016-06-02
Date d'octroi 2018-02-27
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Liu, Xiao-Long

Abrégé

A display control method for an application program interface is provided. The method includes: determining an appropriate resolution corresponding to the application program to be executed from at least two selectable resolutions; determining configuration information according to the appropriate resolution; establishing a display window having a size equal to a size corresponding to the appropriate resolution according to the configuration information, and loading a resource file corresponding to the application program interface; and rendering the application program interface in the display window on the a display device according to the appropriate resolution and the resource file. Through the above method, the present invention is capable of selecting an appropriate resolution for displaying an application program interface.

Classes IPC  ?

  • G09G 5/00 - Dispositions ou circuits de commande de l'affichage communs à l'affichage utilisant des tubes à rayons cathodiques et à l'affichage utilisant d'autres moyens de visualisation
  • G09G 5/391 - Circuits pour modifier la résolution, p.ex. des formats variables de l'écran
  • G09G 5/36 - Dispositions ou circuits de commande de l'affichage communs à l'affichage utilisant des tubes à rayons cathodiques et à l'affichage utilisant d'autres moyens de visualisation caractérisés par l'affichage de dessins graphiques individuels en utilisant une mémoire à mappage binaire

95.

Signal demodulation apparatus and signal demodulation method

      
Numéro d'application 14803131
Numéro de brevet 09461852
Statut Délivré - en vigueur
Date de dépôt 2015-07-20
Date de la première publication 2016-05-26
Date d'octroi 2016-10-04
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Dasgupta, Uday

Abrégé

A signal demodulation apparatus includes: a clock generation device arranged to generate a clock signal according to an inputting modulation signal; and a demodulation device arranged to demodulate the inputting modulation signal to generate a demodulation signal according to the clock signal; wherein a signal edge of the clock signal substantially aligns to a turning point of the inputting modulation signal.

Classes IPC  ?

  • H04B 5/00 - Systèmes de transmission à induction directe, p.ex. du type à boucle inductive
  • H04L 27/06 - Circuits de démodulation; Circuits récepteurs

96.

Method of background residual prediction for video coding

      
Numéro d'application 14548304
Numéro de brevet 09756336
Statut Délivré - en vigueur
Date de dépôt 2014-11-20
Date de la première publication 2016-05-26
Date d'octroi 2017-09-05
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Zhang, Xianguo
  • Zhang, Kai
  • An, Jicheng

Abrégé

A method and apparatus for video encoding or decoding utilizing adaptive background residual prediction is disclosed. The present invention adaptively applies background residual prediction to a current block based on a selection decision. The coding block is split into one or more coding sub-blocks. A reference sub-block in a reference picture is located for a current coding sub-block of the current coding block according to a motion vector associated with the current coding block. A background reference sub-block in a background picture is located for the reference sub-block, where the background reference sub-block is at a first co-located location as the reference sub-block. The method then selects a first predictor or a second predictor to encode or decode the current sub-block based on a selection decision. The first predictor corresponds to the reference sub-block, and the second predictor is derived according to the reference sub-block and the background picture.

Classes IPC  ?

  • H04N 7/12 - Systèmes dans lesquels le signal de télévision est transmis par un canal ou une pluralité de canaux parallèles, la bande passante de chaque canal étant inférieure à la largeur de bande du signal de télévision
  • H04N 19/105 - Sélection de l’unité de référence pour la prédiction dans un mode de codage ou de prédiction choisi, p.ex. choix adaptatif de la position et du nombre de pixels utilisés pour la prédiction
  • H04N 19/147 - Débit ou quantité de données codées à la sortie du codeur selon des critères de débit-distorsion
  • H04N 19/17 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet
  • H04N 19/70 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques caractérisés par des aspects de syntaxe liés au codage vidéo, p.ex. liés aux standards de compression
  • H04N 19/119 - Aspects de subdivision adaptative, p.ex. subdivision d’une image en blocs de codage rectangulaires ou non

97.

Methods of processing mosaicked images

      
Numéro d'application 15012811
Numéro de brevet 09818172
Statut Délivré - en vigueur
Date de dépôt 2016-02-01
Date de la première publication 2016-05-26
Date d'octroi 2017-11-14
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s) Wei, Ming-Chi

Abrégé

An embodiment of the invention provides a method of processing a mosaicked image. First, the mosaicked image is up-sampled along a first direction to generate a first intermediate image. Then, the first intermediate image is resized along the first direction to generate a second intermediate image. Next, the second intermediate image is up-sampled along a second direction to generate a third intermediate image. Afterward, the third intermediate image is resized along the second direction to generate a resized and partly demosaicked image.

Classes IPC  ?

  • G06T 3/40 - Changement d'échelle d'une image entière ou d'une partie d'image

98.

Transmitter circuit, communication unit and method for amplifying a complex quadrature signal

      
Numéro d'application 14923428
Numéro de brevet 09450798
Statut Délivré - en vigueur
Date de dépôt 2015-10-26
Date de la première publication 2016-05-05
Date d'octroi 2016-09-20
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Muhammad, Khurram
  • Hung, Chih-Ming

Abrégé

A transmitter circuit includes a frequency generation circuit configured to generate a local oscillator signal and a digital modulator configured to: receive data to be transmitted; quadrature modulate the received data to at least a first, Q, modulated value and a second, I, modulated value; examine the quadrature modulated data to determine if the first, Q, modulated value exceeds a limit, and in response thereto selectively modify the quadrature modulated values to a first modified, Q′, modulated value and a second modified, I′, modulated value thereby bringing only a value of the first modified, Q′, modulated value to within the limit. A local oscillator phase is selected in order to map the first modified, Q′, modulated value and second modified, I′, modulated value to desired quadrature values. A digital power amplifier, DPA, coupled to the digital quadrature modulator, is configured to amplify the quadrature modified modulated data.

Classes IPC  ?

  • H04L 25/49 - Circuits d'émission; Circuits de réception à au moins trois niveaux d'amplitude
  • H04L 27/26 - Systèmes utilisant des codes à fréquences multiples
  • H04B 1/04 - Circuits

99.

Efficient MAC address storage for virtual machine applications

      
Numéro d'application 14987453
Numéro de brevet 10216535
Statut Délivré - en vigueur
Date de dépôt 2016-01-04
Date de la première publication 2016-05-05
Date d'octroi 2019-02-26
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Chu, Chun-Yuan
  • Qu, Xiaorong
  • Chen, Hong-Ching
  • Lu, Kuo-Cheng

Abrégé

Examples of efficient MAC address storage are described, including methods and an apparatus. A method may involve obtaining a plurality of identifications associated with one or more applications executed on a computing apparatus, with each identification of the plurality of identifications different from one another. The method may also involve storing an identification entry representative of the plurality of identifications associated with the one or more applications. The identification entry may require an amount of memory space for storage less than an amount of memory space required to store the plurality of identifications associated with the one or more applications. The plurality of identifications may be a plurality of MAC addresses. The one or more applications may be one or more virtual machines.

Classes IPC  ?

  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G06F 12/10 - Traduction d'adresses
  • G06F 9/455 - Dispositions pour exécuter des programmes spécifiques Émulation; Interprétation; Simulation de logiciel, p.ex. virtualisation ou émulation des moteurs d’exécution d’applications ou de systèmes d’exploitation
  • H04L 12/741 - Traitement de l'adressage d’en-tête pour le routage, p.ex. table de correspondance
  • H04L 29/12 - Dispositions, appareils, circuits ou systèmes non couverts par un seul des groupes caractérisés par le terminal de données
  • G06F 12/109 - Traduction d'adresses pour espaces adresse virtuels multiples, p.ex. segmentation
  • H04L 29/08 - Procédure de commande de la transmission, p.ex. procédure de commande du niveau de la liaison
  • H04L 12/713 - Prévention ou récupération du défaut de routage, p.ex. reroutage, redondance de route "virtual router redundancy protocol" [VRRP] ou "hot standby router protocol" [HSRP] par redondances de nœud, p.ex. VRRP
  • H04L 12/721 - Procédures de routage, p.ex. routage par le chemin le plus court, routage par la source, routage à état de lien ou routage par vecteur de distance

100.

Video decoding method/device of detecting a missing video frame

      
Numéro d'application 14991830
Numéro de brevet 10075726
Statut Délivré - en vigueur
Date de dépôt 2016-01-08
Date de la première publication 2016-05-05
Date d'octroi 2018-09-11
Propriétaire XUESHAN TECHNOLOGIES INC. (Canada)
Inventeur(s)
  • Chen, Ying-Jui
  • Wu, Chung-Bin
  • Chuang, Ya-Ting

Abrégé

Video decoding device is disclosed. The video decoding device comprises a demultiplexer, a first decoder and a controller. The demultiplexer receives a Transport Stream to recover video Packetized Elementary Stream (PES) to determine a presentation time stamp (PTS) and a decoding time stamp (DTS) in a PES header of the PES. The first decoder retrieves a video frame from the video PES to determine temporal reference of the video frame. The controller receives the PTS, the DTS, and the temporal reference to determine whether there is a missing video frame.

Classes IPC  ?

  • H04N 19/513 - Traitement de vecteurs de mouvement
  • H04N 19/70 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques caractérisés par des aspects de syntaxe liés au codage vidéo, p.ex. liés aux standards de compression
  • H04N 19/44 - Décodeurs spécialement adaptés à cet effet, p.ex. décodeurs vidéo asymétriques par rapport à l’encodeur
  • H04N 19/895 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le pré-traitement ou le post-traitement spécialement adaptés pour la compression vidéo mettant en œuvre des procédés ou des dispositions de détection d'erreurs de transmission au niveau du décodeur combiné à la dissimulation d’erreurs
  • H04N 19/577 - Compensation de mouvement avec interpolation de trame bidirectionnelle, p.ex. utilisation d’images B
  • H04N 19/172 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant une image, une trame ou un champ
  1     2     3     ...     6        Prochaine page