Texas Instruments Incorporated

États‑Unis d’Amérique

Retour au propriétaire

1-100 de 2 794 pour Texas Instruments Incorporated et 3 filiales Trier par
Recheche Texte
Brevet
International - WIPO
Excluant les filiales
Affiner par Reset Report
Propriétaire / Filiale
[Owner] Texas Instruments Incorporated 2 794
Texas Instruments Japan, Ltd. 1 655
Texas Instruments Deutschland GmbH 35
Texas Instruments France S.A. 6
Date
Nouveautés (dernières 4 semaines) 12
2023 janvier (MACJ) 8
2022 décembre 18
2022 novembre 18
2022 octobre 7
Voir plus
Classe IPC
H01L 21/336 - Transistors à effet de champ à grille isolée 75
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes 70
H01L 23/495 - Cadres conducteurs 66
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée 55
H03M 1/12 - Convertisseurs analogiques/numériques 45
Voir plus
Résultats pour  brevets
  1     2     3     ...     28        Prochaine page

1.

POWER CONVERTER WITH ASYMMETRIC SWITCH LEVELS

      
Numéro d'application US2022035464
Numéro de publication 2023/003678
Statut Délivré - en vigueur
Date de dépôt 2022-06-29
Date de publication 2023-01-26
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Aguilar, Alvaro
  • Cui, Yutian

Abrégé

Described embodiments include a circuit for limiting power converter output ripple (400). A first transistor (QI) has a first transistor current terminal receiving an input voltage, and a second transistor current terminal coupled to a first capacitor (CFLY1). A second transistor (Q4) has a third transistor current terminal coupled to the first capacitor, and a fourth transistor current terminal is coupled to a second capacitor (CFLY2). A third transistor (Q7) has a fifth transistor current terminal coupled to the second capacitor, and a sixth transistor terminal coupled to a filter input (LO, CO). A fourth transistor (Q2) has a seventh transistor current terminal coupled to the second transistor current terminal, and an eighth transistor current terminal coupled to the sixth transistor current terminal. A fifth transistor (Q5) has a ninth transistor current terminal coupled to the fourth transistor current terminal, and a tenth transistor current terminal coupled to the sixth transistor current terminal.

Classes IPC  ?

  • H02M 1/00 - APPAREILS POUR LA TRANSFORMATION DE COURANT ALTERNATIF EN COURANT ALTERNATIF, DE COURANT ALTERNATIF EN COURANT CONTINU OU VICE VERSA OU DE COURANT CONTINU EN COURANT CONTINU ET EMPLOYÉS AVEC LES RÉSEAUX DE DISTRIBUTION D'ÉNERGIE OU DES SYSTÈMES D'ALI; TRANSFORMATION D'UNE PUISSANCE D'ENTRÉE EN COURANT CONTINU OU COURANT ALTERNATIF EN UNE PUISSANCE DE SORTIE DE CHOC; LEUR COMMANDE OU RÉGULATION - Détails d'appareils pour transformation
  • H02M 3/07 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des résistances ou des capacités, p.ex. diviseur de tension utilisant des capacités chargées et déchargées alternativement par des dispositifs à semi-conducteurs avec électrode de commande
  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/14 - Dispositions de réduction des ondulations d'une entrée ou d'une sortie en courant continu

2.

NON-ACTIVE CHIRP DITHERING IN FMCW RADAR

      
Numéro d'application US2022036619
Numéro de publication 2023/287672
Statut Délivré - en vigueur
Date de dépôt 2022-07-11
Date de publication 2023-01-19
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Narayana Moorthy, Shankar, Ram
  • Subburaj, Karthik
  • Joshi, Shailesh
  • Soni, Piyush

Abrégé

A non-transitory computer-readable storage device (130) stores machine instructions which, when executed by a processor (420), cause the processor to determine a chirp period Tc for radar chirps in a radar frame. The chirp period Tc comprises a rising period Trise and a falling period Tfall. The processor determines, for each radar chirp in the radar frame, a corresponding randomized frequency characteristic during Tfall, and causes a radar sensor circuit to generate the radar chirps in the radar frame based on Tc, Trise, Tfall, and the corresponding randomized frequency characteristics. In some implementations, the machine instructions to determine the corresponding randomized frequency characteristic comprise machine instructions to determine a frequency step having a frequency f_step and a period Tstep. At least one of the frequency f_step and the period Tstep is dithered across radar chirps in the radar frame.

Classes IPC  ?

  • G01S 13/34 - Systèmes pour mesurer la distance uniquement utilisant la transmission d'ondes continues, soit modulées en amplitude, en fréquence ou en phase, soit non modulées utilisant la transmission d'ondes continues modulées en fréquence, tout en faisant un hétérodynage du signal reçu, ou d’un signal dérivé, avec un signal généré localement, associé au signal transmis simultanément
  • G01S 13/931 - Radar ou systèmes analogues, spécialement adaptés pour des applications spécifiques pour prévenir les collisions de véhicules terrestres
  • G01S 7/02 - DÉTERMINATION DE LA DIRECTION PAR RADIO; RADIO-NAVIGATION; DÉTERMINATION DE LA DISTANCE OU DE LA VITESSE EN UTILISANT DES ONDES RADIO; LOCALISATION OU DÉTECTION DE LA PRÉSENCE EN UTILISANT LA RÉFLEXION OU LA RERADIATION D'ONDES RADIO; DISPOSITIONS ANALOGUES UTILISANT D'AUTRES ONDES - Détails des systèmes correspondant aux groupes , , de systèmes selon le groupe
  • G01S 7/35 - DÉTERMINATION DE LA DIRECTION PAR RADIO; RADIO-NAVIGATION; DÉTERMINATION DE LA DISTANCE OU DE LA VITESSE EN UTILISANT DES ONDES RADIO; LOCALISATION OU DÉTECTION DE LA PRÉSENCE EN UTILISANT LA RÉFLEXION OU LA RERADIATION D'ONDES RADIO; DISPOSITIONS ANALOGUES UTILISANT D'AUTRES ONDES - Détails des systèmes correspondant aux groupes , , de systèmes selon le groupe - Détails de systèmes non impulsionnels
  • G01S 7/36 - Moyens d'antibrouillage

3.

POWER CONVERTER CIRCUIT TESTING

      
Numéro d'application US2022036183
Numéro de publication 2023/283220
Statut Délivré - en vigueur
Date de dépôt 2022-07-06
Date de publication 2023-01-12
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Carr, Genesis Benjamin
  • Trambadiya, Vasantkumar Prabhudas
  • Wong, Kae Ann

Abrégé

One example includes automatic test equipment (ATE) circuitry (104) having a test input (106) and a test output (108). The test input is adapted to be coupled to a digital output (110) of a power converter integrated circuit (IC) (102). The test output is adapted to be coupled to a voltage output (112) of the power converter IC (102). The ATE circuitry also includes a level shifter (116), a buffer (118), pull-up circuitry (122) and a filter (120). The level shifter (116) has a shifter input and a shifter output, in which the shifter input is coupled to the test input. The buffer (118) has a buffer input coupled to the shifter output. The pull-up circuitry (122) is coupled to the buffer input, and the pull-up circuitry (122) is configured to supply a voltage sufficient to enable operation of circuitry in the power converter IC. The filter (120) has an input coupled to the buffer output and a filter output coupled to the test output.

Classes IPC  ?

4.

SPEAKER ENHANCEMENT AND LINEARIZATION USING BEMF FEEDBACK

      
Numéro d'application US2022035439
Numéro de publication 2023/278519
Statut Délivré - en vigueur
Date de dépôt 2022-06-29
Date de publication 2023-01-05
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Hernandez, David
  • Palit, Supriyo

Abrégé

A system (200) includes a feedforward path coupled to a signal input (202). The system (200) also includes a speaker (216) coupled to the feedforward path. The system (200) includes a back electromotive force (BEMF) extractor (226) coupled to the speaker (216), where the BEMF extractor (226) has a first input, a second input, and an output. The BEMF extractor (226) includes a first summing point (228) coupled to the first input. The BEMF extractor (226) includes a resistor amplifier (230) coupled to the second input and the first summing point (228). The BEMF extractor (226) includes a high pass filter (232) coupled to the second input and to an inductor amplifier (234). The BEMF extractor (226) also includes a low pass filter (236) coupled to the first summing point (228). The BEMF extractor (226) includes a second summing point (238) coupled to the low pass filter (236), the inductor amplifier (234), and the output.

Classes IPC  ?

5.

TEMPERATURE SENSORS

      
Numéro d'application US2022035200
Numéro de publication 2023/278367
Statut Délivré - en vigueur
Date de dépôt 2022-06-28
Date de publication 2023-01-05
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Liu, Chengxi
  • Hastings, Roy, Alan

Abrégé

In examples, a circuit (104) comprises a first current source (300) coupled to a voltage source node. The circuit comprises a resistor (304) having a first resistor terminal and a second resistor terminal, where the first resistor terminal is coupled to the first current source. The circuit comprises a bipolar transistor (314) having a base (316), a collector (314), and an emitter (320), with the base coupled to the first resistor terminal, the emitter coupled to the second resistor terminal, and the collector coupled to the voltage source node. The circuit comprises a second current source (310) coupled to the emitter and the second resistor terminal, with the second current source coupled to a ground node. The circuit comprises a Schmitt trigger (322) having an input (324) coupled to the emitter, the second resistor terminal, and the second current source.

Classes IPC  ?

  • G01K 3/00 - Thermomètres donnant une indication autre que la valeur instantanée de la température
  • G01K 7/01 - Mesure de la température basée sur l'utilisation d'éléments électriques ou magnétiques directement sensibles à la chaleur utilisant des éléments semi-conducteurs à jonctions PN

6.

AUTOMATIC TRANSITION OF MOTOR CONTROLLER FROM OPEN-LOOP CONTROL TO CLOSED-LOOP CONTROL

      
Numéro d'application US2022035204
Numéro de publication 2023/278369
Statut Délivré - en vigueur
Date de dépôt 2022-06-28
Date de publication 2023-01-05
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Kulkarni, Prasad
  • Mahankali, Venkata, Pavan
  • Hegde, Ganapathi

Abrégé

A motor controller integrated circuit (IC) includes a storage device (120) containing software, and a processor core (110). The processor core (110) has an output adapted to be coupled to a motor (M). The processor core (110) is configured to execute the software to operate the motor in an open-loop control, calculate first and second orthogonal components of a back electromotive force (BEMF), calculate a total BEMF value, and determine that the first orthogonal component is within a threshold of the total BEMF value. The processor core (110) is further configured to, responsive to the first orthogonal component being within the threshold of the total BEMF value, operate the motor (M) in a closed-loop control.

Classes IPC  ?

  • H02P 21/24 - Commande par vecteur sans utilisation de détecteurs de position ou de vitesse du rotor
  • H02P 27/12 - Dispositions ou procédés pour la commande de moteurs à courant alternatif caractérisés par le type de tension d'alimentation utilisant une tension d’alimentation à fréquence variable, p.ex. tension d’alimentation d’onduleurs ou de convertisseurs utilisant des convertisseurs de courant continu en courant alternatif ou des onduleurs avec modulation de largeur d'impulsions appliquant des impulsions en guidant le vecteur-flux, le vecteur-courant, ou le vecteur-tension sur un cercle ou une courbe fermée, p.ex. pour commande directe du couple
  • H02P 6/182 - Dispositions de circuits pour détecter la position sans éléments séparés pour détecter la position utilisant la force contre-électromotrice dans les enroulements

7.

REDUCING TRANSISTOR BREAKDOWN IN A POWER FET CURRENT SENSE STACK

      
Numéro d'application US2022035208
Numéro de publication 2023/278371
Statut Délivré - en vigueur
Date de dépôt 2022-06-28
Date de publication 2023-01-05
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Edwards, Henry, Litzmann
  • Pillai, Narayana, Sateesh
  • Zhang, Gangqiang
  • Pereira, Angelo, William

Abrégé

An integrated circuit (100 A) includes a first field effect transistor (FET) (M1) and a second FET (M2) formed in or over a semiconductor substrate and configured to selectively conduct a current between a first circuit node (N1) and a second circuit node (N2). The first FET (M1) has a first source (S1), a first drain and a first buried layer (part of IT1) all having a first conductivity type, and a first gate between the first source and the first drain. The second FET (M2) has a second source, a second drain and a second buried layer (part of IT2) all having the first conductivity type, and a second gate between the second source and the second drain. A first potential between the first source and the first buried layer is configurable independently from a second potential between the second source and the second buried layer.

Classes IPC  ?

  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface

8.

A MOTOR CONTROLLER AND A METHOD FOR CONTROLLING A MOTOR

      
Numéro d'application US2022035460
Numéro de publication 2023/278532
Statut Délivré - en vigueur
Date de dépôt 2022-06-29
Date de publication 2023-01-05
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Kulkarni, Prasad
  • Mahankali, Venkata, Pavan

Abrégé

A motor controller (104) is operable to control a motor (102). The motor (102) has a first terminal (144) and the motor controller (104) includes an angular velocity transmission path (115) having an input and an output. A current generator (124) includes a velocity -torque input (125), an angular position input (127), and a motor drive output (142). The velocity-torque input (125) is coupled to the output of the angular velocity transmission path (115). An angular velocity feedback path (148) is coupled between the first terminal (144) and a first location (149) on the angular velocity transmission path (115). The first location (149) is between the input and the output of the angular velocity transmission path (115). A current feedback path (152) is coupled between the first terminal (144) and a second location (151) on the angular velocity transmission path (115). The second location (151) is disposed between the first location (149) on the angular velocity transmission path (115) and the velocity -torque input (125) of the current generator (124).

Classes IPC  ?

  • H02P 6/28 - Dispositions pour la commande du courant
  • H02P 6/18 - Dispositions de circuits pour détecter la position sans éléments séparés pour détecter la position
  • H02P 21/24 - Commande par vecteur sans utilisation de détecteurs de position ou de vitesse du rotor

9.

PASSIVE COMPONENT Q FACTOR ENHANCEMENT WITH ELEVATED RESISTANCE REGION OF SUBSTRATE

      
Numéro d'application US2022034217
Numéro de publication 2022/271615
Statut Délivré - en vigueur
Date de dépôt 2022-06-21
Date de publication 2022-12-29
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Sankaran, Swaminathan
  • Summerfelt, Scott, Robert
  • Cook, Benjamin

Abrégé

An integrated circuit (IC) (100) includes a semiconductor substrate (102) and an interconnect region (104). The semiconductor substrate (102) has a first surface and a second surface opposite the first surface. The semiconductor substrate (102) has a first region with a passive component (122). The semiconductor substrate has a second region outside the first region. The resistance of the second region is smaller than the resistance of the first region. The interconnection region (104) is on the second surface of the semiconductor substrate (102).

Classes IPC  ?

  • H01L 21/762 - Régions diélectriques
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

10.

METHODS AND SYSTEMS FOR ATOMIC CLOCKS WITH HIGH ACCURACY AND LOW ALLAN DEVIATION

      
Numéro d'application US2022033197
Numéro de publication 2022/271474
Statut Délivré - en vigueur
Date de dépôt 2022-06-13
Date de publication 2022-12-29
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Perrott, Michael
  • Bahr, Bichoy

Abrégé

A system comprises a digital processing circuit (325), a frequency modulator (360), an amplitude modulator (370), and an adder (390). The digital processing circuit (325) receives an input signal and a correlation signal and generates a frequency tuning parameter and an amplitude modulation parameter. The frequency modulator (360) generates a frequency modulation signal and the correlation signal. The amplitude modulator (370) receives the amplitude modulation parameter and generates an amplitude modulation signal. The adder (390) receives the frequency tuning parameter and the frequency modulation signal and generates a control signal. In some implementations, the system further comprises a DC feedback circuit (330) that receives the input signal and generates a DC compensation signal. In some implementations, the system further comprises a temperature sensor (345), a temperature compensation circuit (350), and a second adder (355).

Classes IPC  ?

  • G04F 5/14 - Appareils pour la production d'intervalles de temps prédéterminés, utilisés comme étalons utilisant des horloges atomiques
  • H03L 7/26 - Commande automatique de fréquence ou de phase; Synchronisation utilisant comme référence de fréquence les niveaux d'énergie de molécules, d'atomes ou de particules subatomiques

11.

MOTOR CONTROLLER INCLUDING RESONANT CONTROLLERS

      
Numéro d'application US2022035051
Numéro de publication 2022/272158
Statut Délivré - en vigueur
Date de dépôt 2022-06-27
Date de publication 2022-12-29
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Kulkarni, Prasad

Abrégé

A motor controller integrated circuit (IC) includes a storage device (120) containing software (125). The IC also includes a processor core (110) coupled to the storage device (120). The processor core (110) has an output adapted to be coupled to a motor (M). The processor core (110) is configured to execute the software (125) to implement a resonant controller at a frequency that is a harmonic of a speed of the motor (M).

Classes IPC  ?

  • H02P 21/24 - Commande par vecteur sans utilisation de détecteurs de position ou de vitesse du rotor
  • H02P 23/22 - Commande numérique de la vitesse par oscillateur de référence, un asservissement par impulsions proportionnel à la vitesse et un comparateur numérique
  • H02P 6/182 - Dispositions de circuits pour détecter la position sans éléments séparés pour détecter la position utilisant la force contre-électromotrice dans les enroulements

12.

MULTI-LAYER POLYSILICON STACK FOR SEMICONDUCTOR DEVICES

      
Numéro d'application CN2021102341
Numéro de publication 2022/266995
Statut Délivré - en vigueur
Date de dépôt 2021-06-25
Date de publication 2022-12-29
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Lin, Furen
  • Liu, Yunlong
  • Feng, Zhi Peng
  • Liu, Rui
  • Song, Rui
  • Jain, Manoj K.

Abrégé

A capacitor and a method (100) thereof are provided. The method (100) comprising: forming a doped polysilicon layer over a semiconductor substrate (102),forming a dielectric layer on the doped polysilicon layer (104); and forming an undoped polysilicon layer on the dielectric layer (106).

Classes IPC  ?

  • H01L 21/82 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
  • H01L 27/04 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur

13.

SOFT HANDOVER IN A COUPLED DUAL-OSCILLATOR SYSTEM

      
Numéro d'application US2022033180
Numéro de publication 2022/265957
Statut Délivré - en vigueur
Date de dépôt 2022-06-13
Date de publication 2022-12-22
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Chellamuthu, Shanmuganand
  • Li, Qunying
  • Mani, Vikram, Joseph

Abrégé

A system (300) includes a sensor integrated circuit (IC) (302), including a driver (312) adapted to be coupled to an oscillator (316), the driver (312) including first (346) and second (352) transistors. The sensor IC (302) includes an amplitude control amplifier (308) coupled to the first transistor (346). The sensor IC (302) also includes a common mode control amplifier (314) coupled to the second transistor (352). The sensor IC (302) includes a handover control circuit (310) coupled to the amplitude control amplifier (308) and configured to hand off an operation from the sensor IC (302) to a different sensor IC (303), the handover control circuit (310) including a resistor network (338.1 - 338. n) coupled to a switch network (336.1 - 336. n).

Classes IPC  ?

  • G01D 3/08 - Dispositions pour la mesure prévues pour les objets particuliers indiqués dans les sous-groupes du présent groupe avec dispositions pour protéger l'appareil, p.ex. contre les fonctionnements anormaux, contre les pannes
  • G01D 3/10 - Dispositions pour la mesure prévues pour les objets particuliers indiqués dans les sous-groupes du présent groupe avec dispositions pour intercaler des organes indicateurs ou enregistreurs supplémentaires ou auxiliaires
  • G01D 5/20 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensible; Moyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminé; Transducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier l'inductance, p.ex. une armature mobile

14.

FREQUENCY SYNCHRONIZATION FOR A VOLTAGE CONVERTER

      
Numéro d'application US2022033177
Numéro de publication 2022/265954
Statut Délivré - en vigueur
Date de dépôt 2022-06-13
Date de publication 2022-12-22
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Sun, Yueming
  • Jin, Guofeng

Abrégé

A device (202) includes a comparator (204) having a first comparator input configured to receive a time signal. The device also includes a subtractor (210) having a subtractor output coupled to a second comparator input, and a first subtractor input adapted to be coupled to a voltage converter terminal (VIN). The device also includes a current source (212) having an output coupled to a second subtractor input, and a current source input coupled to the first subtractor input. The device also includes a capacitor (214) coupled to the second subtractor input and to ground. The device also includes a latch (206) having an output and first and second inputs. The latch output is coupled to a control terminal of a transistor (208) in parallel with the capacitor, the first latch input is coupled to the comparator output, and the second latch input is configured to receive a clock signal.

Classes IPC  ?

  • H02M 1/00 - APPAREILS POUR LA TRANSFORMATION DE COURANT ALTERNATIF EN COURANT ALTERNATIF, DE COURANT ALTERNATIF EN COURANT CONTINU OU VICE VERSA OU DE COURANT CONTINU EN COURANT CONTINU ET EMPLOYÉS AVEC LES RÉSEAUX DE DISTRIBUTION D'ÉNERGIE OU DES SYSTÈMES D'ALI; TRANSFORMATION D'UNE PUISSANCE D'ENTRÉE EN COURANT CONTINU OU COURANT ALTERNATIF EN UNE PUISSANCE DE SORTIE DE CHOC; LEUR COMMANDE OU RÉGULATION - Détails d'appareils pour transformation
  • H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation
  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique

15.

AIR SANITIZING MASKS

      
Numéro d'application US2022033179
Numéro de publication 2022/265956
Statut Délivré - en vigueur
Date de dépôt 2022-06-13
Date de publication 2022-12-22
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Zhao, Simon

Abrégé

In some examples, a device (100) comprises a sanitizing member (102) including a hollow tube (104) having a reflective inner surface and first and second ends. The sanitizing member includes an ultraviolet (UV) light-emitting diode (UV-LED) (108) at the first end. The second end has an orifice exposing the reflective inner surface to an environment of the device. The device also includes a facemask (114) having an air valve coupled to the sanitizing member.

Classes IPC  ?

  • A61L 9/20 - Désinfection, stérilisation ou désodorisation de l'air utilisant des phénomènes physiques des radiations des ultraviolets
  • A41D 13/11 - Masques de protection du visage, p.ex. pour utilisation chirurgicale ou pour utilisation en atmosphère polluée
  • A62B 29/00 - Dispositifs, p.ex. installations, pour rendre inoffensifs ou écarter les agents chimiques nuisibles
  • A61M 16/00 - Dispositifs pour agir sur le système respiratoire des patients par un traitement au gaz, p.ex. bouche-à-bouche; Tubes trachéaux
  • A62B 11/00 - Dispositifs pour le reconditionnement de l'air respirable dans des enceintes closes
  • A62B 18/00 - Masques ou casques respiratoires, p.ex. pour assurer une protection contre les agents chimiques ou pour l'emploi à hautes altitudes

16.

ON-CHIP DIRECTIONAL COUPLER

      
Numéro d'application US2022033194
Numéro de publication 2022/265962
Statut Délivré - en vigueur
Date de dépôt 2022-06-13
Date de publication 2022-12-22
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Dinc, Tolga
  • Sankaran, Swaminathan
  • Kalia, Sachin

Abrégé

An on-chip directional coupler (300) includes a first linear conductive trace (306), a second linear conductive trace (308), and a conductive loop (305). The first linear conductive trace (306) includes an end (306A) and a coupled port (304A). The second linear conductive trace (308) is spaced apart from and parallel to the first linear conductive trace (306). The second linear conductive trace (308) includes an end (308A) and an isolated port (304B). The conductive loop (305) includes a first end (318B) conductively coupled to the end (306A) of the first linear conductive trace (306), and a second end (316B) conductively coupled to the end (308 A) of the second linear conductive trace (308).

Classes IPC  ?

  • H01P 5/18 - Dispositifs à accès conjugués, c. à d. dispositifs présentant au moins un accès découplé d'un autre accès consistant en deux guides couplés, p.ex. coupleurs directionnels

17.

SPLIT MILLER COMPENSATION IN TWO-STAGE DIFFERENTIAL AMPLIFIERS

      
Numéro d'application US2022033195
Numéro de publication 2022/265963
Statut Délivré - en vigueur
Date de dépôt 2022-06-13
Date de publication 2022-12-22
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Parkhurst, Charles
  • De La Cruz Hernandez, Gabriel, Eugenio

Abrégé

A two-stage differential amplifier (300) includes a first amplifier stage (304P, 306P) receiving a differential input voltage (VINP, VINM) and presenting first and second intermediate outputs (V1P, VIM). The amplifier further includes a second amplifier stage with a first leg (324, 326N) having an input coupled to the second intermediate output (VIM), and a second leg (334, 336N) having an input coupled to the first intermediate output (V1P). A compensation capacitor (330, 340) is provided for each leg of the second amplifier stage, each coupled between the output of that amplifier leg (VOUTM, VOUTP) and its input. A first cross-coupled capacitor (335) is coupled between the output of the first amplifier leg to the input of the second amplifier leg, and a second cross-coupled capacitor (345) is coupled between the output of the second amplifier leg and the input of the first amplifier leg.

Classes IPC  ?

  • H03F 1/14 - Modifications des amplificateurs pour réduire l'influence défavorable de l'impédance interne des éléments amplificateurs par utilisation de moyens de neutrodynage
  • H03F 3/45 - Amplificateurs différentiels

18.

VOLTAGE OVERSHOOT DAMPENER IN DROPOUT CONDITION

      
Numéro d'application US2022032304
Numéro de publication 2022/260980
Statut Délivré - en vigueur
Date de dépôt 2022-06-06
Date de publication 2022-12-15
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Rai, Saurabh
  • Tiruvamattur, Venkateswarlu, Ramaswamy
  • Ankamreddi, Ramakrishna

Abrégé

Described embodiments include a circuit for dampening overshoot in a voltage regulator. The circuit includes a first and second offset voltage circuits (474, 476), each having an input coupled to an input voltage terminal (402). A first comparator (480) has a first comparator input coupled to the first offset output, and a second comparator input (404) coupled to a reference voltage terminal. A second comparator (482) has a third comparator input coupled to an output of the second offset circuit, and a fourth comparator input coupled to a voltage regulator output (460). An OR gate (484) has first and second logic inputs and a logic output. The first and second logic inputs are coupled to the outputs of the first and second comparators, respectively. A turn-off circuit (486) has a turn-off input coupled to the logic output, and is configured to provide a turn-off signal at a turn-off output to stop current flow from the voltage regulator output.

Classes IPC  ?

  • G05F 1/565 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final sensible à une condition du système ou de sa charge en plus des moyens sensibles aux écarts de la sortie du système, p.ex. courant, tension, facteur de puissance
  • G05F 1/569 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final sensible à une condition du système ou de sa charge en plus des moyens sensibles aux écarts de la sortie du système, p.ex. courant, tension, facteur de puissance à des fins de protection

19.

PULSE WIDTH MODULATION TECHNIQUES FOR A MULTIPHASE VOLTAGE CONVERTER

      
Numéro d'application US2022032421
Numéro de publication 2022/261037
Statut Délivré - en vigueur
Date de dépôt 2022-06-07
Date de publication 2022-12-15
Propriétaire TEXAS INSTUMENTS INCORPORATED (USA)
Inventeur(s)
  • Bafna, Naman
  • Tadeparthy, Preetam, Charan Anand
  • Balaji, Ammineni
  • Suresh, Sreelakshmi
  • Jain, Mayank

Abrégé

In an example, a method includes storing a pending PWM pulse for a switching voltage regulator (300). The method also includes determining a switching voltage regulator (300) is operating in a current limit mode, where an inductor (320) current is above a current limit threshold. The method includes providing a predetermined number of PWM pulses in the current limit mode. The method also includes, responsive to providing the predetermined number of PWM pulses, ceasing storage of pending PWM pulses for the switching voltage regulator (300).

Classes IPC  ?

  • H02M 1/00 - APPAREILS POUR LA TRANSFORMATION DE COURANT ALTERNATIF EN COURANT ALTERNATIF, DE COURANT ALTERNATIF EN COURANT CONTINU OU VICE VERSA OU DE COURANT CONTINU EN COURANT CONTINU ET EMPLOYÉS AVEC LES RÉSEAUX DE DISTRIBUTION D'ÉNERGIE OU DES SYSTÈMES D'ALI; TRANSFORMATION D'UNE PUISSANCE D'ENTRÉE EN COURANT CONTINU OU COURANT ALTERNATIF EN UNE PUISSANCE DE SORTIE DE CHOC; LEUR COMMANDE OU RÉGULATION - Détails d'appareils pour transformation
  • H02M 1/084 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques utilisant un circuit de commande commun à plusieurs phases d'un système polyphasé
  • H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation avec commande numérique

20.

DETECTION OF A POWER STATE CHANGE IN A SERIAL BUS REPEATER

      
Numéro d'application US2022032422
Numéro de publication 2022/261038
Statut Délivré - en vigueur
Date de dépôt 2022-06-07
Date de publication 2022-12-15
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Kamath, Anant, Shankar
  • Hariharan, Rakesh
  • Vadodariya, Vivekkumar, Ramanlal
  • Paul, Soumi
  • Garg, Mayank

Abrégé

A bus repeater includes first and second bus ports, a first termination resistor network coupled to the first bus port, a second termination resistor network (692) coupled to the second bus port (Port2), and a power state change detection circuit (621) coupled to the second bus port (Port2). The power state change detection circuit (621) is configured to detect a power state change initiated by a device coupled to the first bus port. The detection of the power state change includes a determination that a voltage on the second bus port (Port2) exceeds a threshold. Responsive to detection of the power state change, the power state change detection circuit (621) is configured cause a change in a configuration of at least one of the first or second termination resistor networks (692).

Classes IPC  ?

  • G06F 1/26 - Alimentation en énergie électrique, p.ex. régulation à cet effet
  • G06F 1/3234 - Gestion de l’alimentation, c. à d. passage en mode d’économie d’énergie amorcé par événements Économie d’énergie caractérisée par l'action entreprise
  • G06F 13/40 - Structure du bus
  • G06F 13/42 - Protocole de transfert pour bus, p.ex. liaison; Synchronisation

21.

TEMPERATURE DRIFT CORRECTION IN A VOLTAGE REFERENCE

      
Numéro d'application US2022032484
Numéro de publication 2022/261081
Statut Délivré - en vigueur
Date de dépôt 2022-06-07
Date de publication 2022-12-15
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Chauhan, Rajat
  • Javvaji, Sundeep, Lakshmana

Abrégé

In described examples, a circuit (100) includes a current mirror circuit (102). A first stage (120) is coupled to the current mirror circuit (102). A second stage (140) is coupled to the current mirror circuit (102) and to the first stage (120). An output transistor (158) is coupled to the first stage (120) and to the current mirror circuit (102). A voltage divider network (150) is coupled to the output transistor (158), and a power source (144) is coupled to the second stage (140) and to the voltage divider network (150).

Classes IPC  ?

  • G05F 3/24 - Régulation de la tension ou du courant là où la tension ou le courant sont continus utilisant des dispositifs non commandés à caractéristiques non linéaires consistant en des dispositifs à semi-conducteurs en utilisant des combinaisons diode-transistor dans lesquelles les transistors sont uniquement du type à effet de champ

22.

IMPROVING PSRR ACROSS LOAD AND SUPPLY VARIANCES

      
Numéro d'application US2022032996
Numéro de publication 2022/261428
Statut Délivré - en vigueur
Date de dépôt 2022-06-10
Date de publication 2022-12-15
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Rai, Saurabh
  • Ankamreddi, Ramakrishna

Abrégé

Described embodiments include a circuit (300) for reducing output voltage noise in a voltage regulator includes an amplifier (112) having first and second amplifier inputs, a compensation terminal and an amplifier output. The first amplifier input (VFB) is coupled to a reference voltage terminal (terminal connecting RIA to RIB), and the compensation terminal coupled to an output terminal. A buffer amplifier (122) has a buffer input and a buffer output, and the buffer input is coupled to the amplifier output. A first transistor (152) is coupled between a supply voltage terminal (VDD) and the output terminal (VOUT), and has a first control terminal that is coupled to the buffer output. A boost current injection circuit has a boost input (source of transistor MSENSEI) and a boost output (source of transistor 142), and the boost input is coupled to the supply voltage terminal (VDD). A second transistor (MPSR_COMP) is coupled between the boost output and the compensation terminal, and has a second control terminal.

Classes IPC  ?

  • G05F 1/46 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu
  • G05F 1/575 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final caractérisé par le circuit de rétroaction

23.

SEMICONDUCTOR PACKAGE WITH SHUNT AND PATTERNED METAL TRACE

      
Numéro d'application CN2021097333
Numéro de publication 2022/252030
Statut Délivré - en vigueur
Date de dépôt 2021-05-31
Date de publication 2022-12-08
Propriétaire
  • TEXAS INSTRUMENTS INCORPORATED (USA)
  • TEXAS INSTRUMENTS JAPAN LIMITED (Japon)
Inventeur(s)
  • Tang, Yiqi
  • Murugan, Rajen Manicon
  • Wan, Liang
  • Kulkarni, Makarand, Ramkrishna
  • Chen, Jie
  • Kummerl, Steven Alfred

Abrégé

A semiconductor package (100) includes a first layer (128) including a semiconductor die (130) and a shunt (140) embedded within a first dielectric substrate layer (128), and metal pillars (122A –122C) extending therethrough. The semiconductor package further includes a second layer stacked on the first layer, the second layer including a metal trace (150A –150C) patterned on the first dielectric substrate layer, and a second dielectric substrate layer (158) over the metal trace. The metal trace electrically connects a first portion of the shunt to a first metal pillar (122A) of the metal pillars and electrically connects a second portion of the shunt to a second metal pillar (122B) of the metal pillars. The semiconductor package further includes a base layer opposite the second layer relative the first layer, the base layer forming exposed electrical contact pads (112A –112E) for the semiconductor package, the electrical contact pads providing electrical connections to the shunt, the metal pillars, and the semiconductor die.

Classes IPC  ?

  • H01L 23/52 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
  • H01L 23/492 - Embases ou plaques

24.

GLITCH-FREE SYNCHRONIZATION AND SYSREF WINDOWING AND GENEREATION SCHEME

      
Numéro d'application US2022031523
Numéro de publication 2022/256292
Statut Délivré - en vigueur
Date de dépôt 2022-05-31
Date de publication 2022-12-08
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Bhatia, Apoorva
  • Kumar, Pranav
  • Barman Roy, Abhrarup
  • Mirajkar, Peeyoosh
  • Reddy, Raghavendra

Abrégé

In an example, a system (400) is adapted to be coupled to a load device having a load clock. The system (400) includes a clock generation device with a pin (102). The system (400) also includes a capture circuit (304) coupled to the (102) pin and operable to sample a value at the pin (102). The system (400) includes a D flip-flop (306) having a data input (316) coupled to the capture circuit (304), a clock input (318) coupled to a clock, and having an output (320), where the D flip-flop (306) is operable to provide, at the output (320), a system reference event (SYSREF) signal to align the load clock to the clock, based at least in part on the value at the pin (102).

Classes IPC  ?

  • G06F 1/12 - Synchronisation des différents signaux d'horloge
  • H03M 1/06 - Compensation ou prévention continue de l'influence indésirable de paramètres physiques
  • H03M 1/08 - Compensation ou prévention continue de l'influence indésirable de paramètres physiques du bruit

25.

CURRENT SHARING POWER STAGE FOR PHASE MULTIPLICATION APPLICATIONS

      
Numéro d'application US2022032301
Numéro de publication 2022/256731
Statut Délivré - en vigueur
Date de dépôt 2022-06-06
Date de publication 2022-12-08
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Venugopal, Rajesh
  • Schurmann, Matthew John Ascher
  • Tadeparthy, Preetam Charan Anand
  • Chen, Rengang

Abrégé

A system (100) includes a first power stage circuit (104) having a first PWM input (126) a first voltage input (128) and a first power output (130). The first power stage circuit (104) is configured to provide a first current at the first power output (130) responsive to a PWM signal at the first PWM input (126), and configured to receive a voltage at the first voltage input (128). The system (100) includes a second power stage circuit (106) having a second PWM input (140), a second voltage input (142) and a second power output (144). The second voltage input (142) is coupled to the first voltage input (128), and the second power stage circuit (106) is configured to provide a second current at the second power output (144) responsive to the PWM signal at the second PWM input (140). The second power stage circuit (106) is configured to receive the voltage at the second voltage input (142), the voltage representing an average of the first current and the second current.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 3/28 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire

26.

THROUGH TRENCH ISOLATION FOR DIE

      
Numéro d'application US2022030854
Numéro de publication 2022/251313
Statut Délivré - en vigueur
Date de dépôt 2022-05-25
Date de publication 2022-12-01
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Summerfelt, Scott
  • Cook, Benjamin, Stassen
  • Meier, Sebastian

Abrégé

A device includes a die (100) with a protective overcoat (128) and a substrate (104), the substrate (104) comprising a first region (108) and a second region (112) that are spaced apart. The device also includes an isolation dielectric (124) between the protective overcoat (128) and the die (100). A pre-metal dielectric (PMD) barrier (120) is between the isolation dielectric (124) and the substrate (104), the PMD barrier (120) having a first region (136) that contacts the first region of the substrate (108) and a second region that contacts the second region (112) of the substrate, the first region (136) and the second region of the PMD barrier (120) being spaced apart. A through trench (132) filled with a polymer dielectric (134) extends between the first region (108) and the second region (112) of the substrate (104), and between the first region (120) and the second region (140) of the PMD (120) to contact the isolation dielectric (124).

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/29 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par le matériau
  • H01L 23/528 - Configuration de la structure d'interconnexion
  • H01L 23/532 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées caractérisées par les matériaux
  • H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels

27.

METHODS AND APPARATUS FOR LOW JITTER FRACTIONAL OUTPUT DIVIDERS

      
Numéro d'application US2022027217
Numéro de publication 2022/240600
Statut Délivré - en vigueur
Date de dépôt 2022-05-02
Date de publication 2022-11-17
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Darwhekar, Yogesh
  • Mukherjee, Subhashish
  • Reddy, Narala, Raghavendra

Abrégé

An example digital to time converter (124) includes: a first switch (304) having a first terminal, a second terminal, and a first control terminal configured to receive a control signal (D). A second switch (310) having a third terminal coupled to second terminal, a fourth terminal, and a second control terminal configured to receive a divided clock signal (Pl). A third switch (308) having a fifth terminal coupled to the second terminal and the third terminal, a sixth terminal, and a third control terminal configured to receive an inverted version of divided clock signal (Pl). A fourth switch (316) having a seventh terminal coupled to the second terminal, an eighth terminal, and a fourth control terminal configured to receive an inverted version of control signal (D). A fifth switch (318) having a ninth terminal coupled to the eighth terminal and a fifth control terminal configured to receive the inverted divided clock signal (Pl). A capacitor (326) coupled to the sixth terminal.

Classes IPC  ?

  • H03K 5/00 - Transformation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe
  • H03M 1/82 - Convertisseurs numériques/analogiques avec conversion intermédiaire en intervalle de temps
  • H03K 21/00 - TECHNIQUE DE L'IMPULSION - Détails de compteurs d'impulsions ou de diviseurs de fréquence
  • G06F 1/08 - Générateurs d'horloge ayant une fréquence de base modifiable ou programmable
  • H03L 7/197 - Synthèse de fréquence indirecte, c. à d. production d'une fréquence désirée parmi un certain nombre de fréquences prédéterminées en utilisant une boucle verrouillée en fréquence ou en phase en utilisant un diviseur de fréquence ou un compteur dans la boucle une différence de temps étant utilisée pour verrouiller la boucle, le compteur comptant entre des nombres variables dans le temps ou le diviseur de fréquence divisant par un facteur variable dans le temps, p.ex. pour obtenir une division de fréquence

28.

SEMICONDUCTOR DOPED REGION WITH BIASED ISOLATED MEMBERS

      
Numéro d'application US2022028260
Numéro de publication 2022/240713
Statut Délivré - en vigueur
Date de dépôt 2022-05-09
Date de publication 2022-11-17
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Sadovnikov, Alexei
  • Haynie, Sheldon, Douglas
  • Radhakrishna, Ujwal

Abrégé

A microelectronic device (100) includes a doped region (110) of semiconductor material (104) having a first region (116) and an opposite second region (120). The microelectronic device (100) is configured to provide a first operational potential at the first region (116) and to provide a second operational potential at the second region (120). The microelectronic device (100) includes field plate segments (140) in trenches (124) extending into the doped region (110). Each field plate segment (140) is separated from the semiconductor material (104) by a trench liner (128) of dielectric material. The microelectronic device (100) further includes circuitry (158) electrically connected to each of the field plate segments (140). The circuitry (158) is configured to apply bias potentials to the field plate segments (140). The bias potentials are monotonic with respect to distances of the field plate segments (140) from the first region (116) of the doped region (110).

Classes IPC  ?

  • H01L 29/40 - Electrodes
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée

29.

SHALLOW TRENCH ISOLATION PROCESSING WITH LOCAL OXIDATION OF SILICON

      
Numéro d'application US2022028897
Numéro de publication 2022/241064
Statut Délivré - en vigueur
Date de dépôt 2022-05-12
Date de publication 2022-11-17
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Higgins, Robert, Martin
  • Wu, Xiaoju
  • Wang, Li
  • Menon, Venugopal, Balakrishna

Abrégé

A method (200) of manufacturing an electronic device includes forming (210) a shallow trench isolation (STI) structure on or in a semiconductor surface layer and forming (222) a mask on the semiconductor surface layer, where the mask exposes a surface of a dielectric material of the STI structure and a prospective local oxidation of silicon (LOCOS) portion of a surface of the semiconductor surface layer. The method (200) also includes performing (224) an oxidation process using the mask to oxidize silicon in an indent in the dielectric material of the STI structure and to grow an oxide material on the exposed LOCOS portion of the surface of the semiconductor surface layer.

Classes IPC  ?

  • H01L 21/762 - Régions diélectriques
  • H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive

30.

METHODS AND APPARATUS TO DEMODULATE AN INPUT SIGNAL IN A RECEIVER

      
Numéro d'application US2022029120
Numéro de publication 2022/241176
Statut Délivré - en vigueur
Date de dépôt 2022-05-13
Date de publication 2022-11-17
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Rahman, Hasibur
  • Xu, Yang
  • Moctezuma, Ariel, Dario

Abrégé

An example apparatus includes: a receiver (100) operable to receive a modulated input signal (101) at a receiver input and output a demodulated signal (103) at a receiver output, the receiver (100) comprising a switch (104) having a first current terminal and a first control terminal, the first current terminal coupled to the receiver output. The example apparatus includes a capacitor (110) having a first terminal and a second terminal, the second terminal coupled to the first control terminal and the first terminal coupled to the receiver input. The example apparatus includes a resistor (112) having a third terminal and a fourth terminal, the fourth terminal coupled to the first control terminal. The example apparatus includes a voltage offset source (114) having an input and an output, the output coupled to the third terminal. The example apparatus includes a current source (108) coupled to the first current terminal.

Classes IPC  ?

31.

MICROELECTRONIC DEVICE PACKAGE INCLUDING ANTENNA AND SEMICONDUCTOR DEVICE

      
Numéro d'application US2022028259
Numéro de publication 2022/240712
Statut Délivré - en vigueur
Date de dépôt 2022-05-09
Date de publication 2022-11-17
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Tang, Yigi
  • Murugan, Rajen, Manicon
  • Herbsommer, Juan

Abrégé

In a described example, an apparatus (100) includes: a patch antenna (108) formed in a first conductor layer on a device side surface (115) of a multilayer package substrate (104), the multilayer package substrate (104) including conductor layers spaced from one another by dielectric material and coupled to one another by conductive vertical connection layers (114), the multilayer package substrate having a board side surface (105) opposite the device side surface (115); and a semiconductor die (102) mounted to the device side surface (115) of the multilayer package substrate spaced from and coupled to the patch antenna (108).

Classes IPC  ?

  • H01Q 1/22 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets
  • H01Q 9/04 - Antennes résonnantes

32.

SHORT CIRCUIT PROTECTION

      
Numéro d'application US2022027214
Numéro de publication 2022/235539
Statut Délivré - en vigueur
Date de dépôt 2022-05-02
Date de publication 2022-11-10
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Kim, Eung, Jung
  • Qu, Wenchao

Abrégé

In some examples, this description provides for an apparatus (108). The apparatus includes a power switch (202) having a power switch source configured to receive an input voltage, a power switch drain, and a power switch gate. The apparatus also includes a current sense component (212) coupled to the power switch. The apparatus also includes a current limiting circuit (206) coupled to the power switch gate, the power switch drain, and the current sense component. The apparatus also includes an over-current protection (OCP) circuit (208) coupled to the power switch source, the power switch drain, and the power switch gate. The apparatus also includes an output voltage (VOUT) clamp (210) coupled to the power switch drain and the power switch gate.

Classes IPC  ?

  • H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande
  • H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites

33.

CHARGE MODE CONTROL FOR POWER FACTOR CORRECTION CIRCUIT

      
Numéro d'application US2022027215
Numéro de publication 2022/235540
Statut Délivré - en vigueur
Date de dépôt 2022-05-02
Date de publication 2022-11-10
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Sun, Bosheng

Abrégé

A control circuit (610) for a power factor correction (PFC) circuit, the control circuit includes a multiplier (320) having first, second, and third multiplier inputs and a multiplier output. The control circuit (610) has an adder (324) having first and second inputs and an output. The first input of the adder (324) is coupled to the multiplier output. The control circuit (61) further includes a root mean square (RMS) calculation circuit (322) configured to determine a square of a root mean square of an input sinusoidal voltage. The RMS calculation circuit (322) has an output coupled to the second multiplier input. An input voltage square calculation circuit (623) is configured to determine a square of the input sinusoidal voltage. The input voltage square calculation circuit (623) has an output coupled to the third multiplier input.

Classes IPC  ?

  • H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
  • H02M 1/00 - APPAREILS POUR LA TRANSFORMATION DE COURANT ALTERNATIF EN COURANT ALTERNATIF, DE COURANT ALTERNATIF EN COURANT CONTINU OU VICE VERSA OU DE COURANT CONTINU EN COURANT CONTINU ET EMPLOYÉS AVEC LES RÉSEAUX DE DISTRIBUTION D'ÉNERGIE OU DES SYSTÈMES D'ALI; TRANSFORMATION D'UNE PUISSANCE D'ENTRÉE EN COURANT CONTINU OU COURANT ALTERNATIF EN UNE PUISSANCE DE SORTIE DE CHOC; LEUR COMMANDE OU RÉGULATION - Détails d'appareils pour transformation

34.

METHODS AND APPARATUS FOR USING SCAN OPERATIONS TO PROTECT SECURE ASSETS

      
Numéro d'application US2022027602
Numéro de publication 2022/235747
Statut Délivré - en vigueur
Date de dépôt 2022-05-04
Date de publication 2022-11-10
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Narayanan, Prakash
  • Naresh, Nikita

Abrégé

Methods and apparatus are described to protect secure assets using scan operations. One example apparatus includes logic circuitry including a scan chain (212) that includes data storage elements (232, 234, 236) and design logic (216) coupled to the scan chain. The example apparatus also includes data storage (202) to store secure data. The design logic is coupled to the data storage. The example apparatus also includes a security controller (240) to transition the apparatus out of a secure mode of operation. The transition includes the security controller to cause the scan chain to serially shift secure scan data from an input of the scan chain into each data storage element of the data storage elements of the scan chain.

Classes IPC  ?

  • G01R 31/3185 - Reconfiguration pour les essais, p.ex. LSSD, découpage
  • G01R 31/317 - Tests de circuits numériques
  • G06F 12/14 - Protection contre l'utilisation non autorisée de mémoire
  • G06F 21/72 - Protection de composants spécifiques internes ou périphériques, où la protection d'un composant mène à la protection de tout le calculateur pour assurer la sécurité du calcul ou du traitement de l’information dans les circuits de cryptographie

35.

A REFERENCE BUFFER

      
Numéro d'application US2022026627
Numéro de publication 2022/232334
Statut Délivré - en vigueur
Date de dépôt 2022-04-28
Date de publication 2022-11-03
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Paul, Sabu
  • Srinivasa, Raghu Nandan
  • Seshadri, Srinivas Bangalore
  • Dutta, Saugata

Abrégé

A reference voltage generator (200) comprises a comparator (225), a digital-to-analog converter (DAC) (255) and a switched capacitor accumulator (160). The comparator receives a reference voltage input (144), a feedback input (195), and a control signal (148). The DAC is coupled to an output of the comparator, and the switched capacitor accumulator is coupled to an output of the DAC. In some implementations, a digital filter is coupled between the output of the comparator and the input of the DAC. The switched capacitor accumulator can be coupled to a buffer (170) that outputs the feedback input and a reference voltage (130) for an analog-to-digital converter (ADC). In some implementations, the feedback loop includes N one-bit DACs coupled to the output of the comparator and N switched capacitor accumulators, each of which is coupled to a unique one-bit DAC.

Classes IPC  ?

  • H03M 1/66 - Convertisseurs numériques/analogiques
  • H02M 3/07 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des résistances ou des capacités, p.ex. diviseur de tension utilisant des capacités chargées et déchargées alternativement par des dispositifs à semi-conducteurs avec électrode de commande
  • G05F 1/46 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu
  • H03M 1/46 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p.ex. du type à approximations successives avec convertisseur numérique/analogique pour fournir des valeurs de référence au convertisseur

36.

AUTOMATED GEOMETRY OPTIMIZATION FOR ANALOG, MIXED-SIGNAL CIRCUIT DESIGN

      
Numéro d'application US2022026628
Numéro de publication 2022/232335
Statut Délivré - en vigueur
Date de dépôt 2022-04-28
Date de publication 2022-11-03
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Khandelwal, Ashish
  • Gupta, Nikhil
  • Koduri, Sreenivasan K.
  • Fischer, Timothy W.

Abrégé

A technique for designing circuits including receiving a data object (514) representing a circuit for a first process technology, the circuit including a first sub-circuit, the first sub-circuit including a first electrical component and a second electrical component arranged in a first topology; identifying the first sub-circuit in the data object (518) by comparing the first topology to a stored topology, the stored topology associated with the first process technology; identifying a first set of physical parameter values associated with first electrical component and the second electrical component of the first sub-circuit; determining a set of performance parameter values (520) for the first sub-circuit based on a first machine learning model of the first sub-circuit and the identified set of physical parameters; converting the identified first sub-circuit to a second sub-circuit (522) for the second process technology based on the determined set of performance parameter values; and outputting the second sub-circuit (526).

Classes IPC  ?

  • G06F 30/27 - Optimisation, vérification ou simulation de l’objet conçu utilisant l’apprentissage automatique, p.ex. l’intelligence artificielle, les réseaux neuronaux, les machines à support de vecteur [MSV] ou l’apprentissage d’un modèle
  • G06F 30/38 - Conception de circuits au niveau mixte des signaux analogiques et numériques
  • G06F 119/20 - Conception de réutilisation, analyse de réutilisabilité ou optimisation de réutilisabilité
  • G06F 111/20 - CAO de configuration, p.ex. conception par assemblage ou positionnement de modules sélectionnés à partir de bibliothèques de modules préconçus

37.

FROZEN IMAGE DETECTION

      
Numéro d'application US2022026889
Numéro de publication 2022/232480
Statut Délivré - en vigueur
Date de dépôt 2022-04-29
Date de publication 2022-11-03
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Ceekala, Vijaya
  • Liu, Xin

Abrégé

Aspects of the description provide for a method (400). In some examples, the method includes receiving a video stream comprising multiple frames (404), analyzing the video stream to compare data values representing an image pixel at a specified location in a first of the frames to data values representing an image pixel at the specified location in a second of the frames (406), determining that the video stream is frozen responsive to the data values representing the image pixel at the specified location in the first of the frames being the same as the data values representing the image pixel at the specified location in the second of the frames (408), and taking action responsive to determining that the video stream is frozen (410).

Classes IPC  ?

  • H04N 5/14 - Circuits de signal d'image pour le domaine des fréquences vidéo
  • H04N 17/00 - Diagnostic, test ou mesure, ou leurs détails, pour les systèmes de télévision
  • H04N 5/44 - Circuits de réception

38.

PROGRAMMATIC CIRCUIT PARTITIONING AND TOPOLOGY IDENTIFICATION

      
Numéro d'application US2022027208
Numéro de publication 2022/232678
Statut Délivré - en vigueur
Date de dépôt 2022-05-02
Date de publication 2022-11-03
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Khandelwal, Ashish
  • Koduri, Sreenivasan, K.
  • Gupta, Nikhil
  • Fischer, Timothy, W.

Abrégé

A technique for designing circuits including receiving a data object (514) representing a circuit for a first process technology, the circuit including a first sub-circuit, the first sub-circuit including a first electrical component and a second electrical component arranged in a first topology; identifying the first sub-circuit in the data object (518) by comparing the first topology to a stored topology, the stored topology associated with the first process technology; identifying a first set of physical parameter values associated with first electrical component and the second electrical component of the first sub-circuit; determining a set of performance parameter values (520) for the first sub-circuit based on a first machine learning model of the first sub-circuit and the identified set of physical parameters; converting the identified first sub-circuit to a second sub-circuit (522) for the second process technology based on the determined set of performance parameter values; and outputting the second sub-circuit (526).

Classes IPC  ?

  • G06F 30/27 - Optimisation, vérification ou simulation de l’objet conçu utilisant l’apprentissage automatique, p.ex. l’intelligence artificielle, les réseaux neuronaux, les machines à support de vecteur [MSV] ou l’apprentissage d’un modèle
  • G06F 30/38 - Conception de circuits au niveau mixte des signaux analogiques et numériques
  • G06F 111/20 - CAO de configuration, p.ex. conception par assemblage ou positionnement de modules sélectionnés à partir de bibliothèques de modules préconçus
  • G06F 119/20 - Conception de réutilisation, analyse de réutilisabilité ou optimisation de réutilisabilité

39.

REPEATER EMITTER FOR LATERAL BIPOLAR TRANSISTOR

      
Numéro d'application US2022025262
Numéro de publication 2022/231884
Statut Délivré - en vigueur
Date de dépôt 2022-04-19
Date de publication 2022-11-03
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Appaswamy, Aravind
  • Vadakkeparasseril, Jofin

Abrégé

A semiconductor device (200) is described herein. The semiconductor device includes a substrate and a collector region (220) in the substrate. The semiconductor device also includes a plurality of emitter regions (216) in the substrate, each of the plurality emitter regions separate from each other, wherein the plurality of emitter regions is disposed in an area bounded by the collector region.

Classes IPC  ?

  • H01L 29/735 - Transistors latéraux
  • H01L 29/08 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 21/331 - Transistors
  • H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter
  • H01L 29/40 - Electrodes

40.

VIDEO ACCURACY VERIFICATION

      
Numéro d'application US2022026885
Numéro de publication 2022/232476
Statut Délivré - en vigueur
Date de dépôt 2022-04-29
Date de publication 2022-11-03
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Ceekala, Vijaya
  • Liu, Xin

Abrégé

Aspects of the description provide for a method (400). In some examples, the method includes receiving a video stream comprising multiple frames (404), analyzing the video stream to compare data values representing an image pixel at a specified location in a first of the frames to programmed data values for the image pixel at the specified location in the first of the frames (406), determining that the video stream includes incorrect data responsive to the data values representing the image pixel at the specified location in the first of the frames being different from the programmed data values for the image pixel at the specified location in the first of the frames (408); and taking action responsive to determining that the video stream includes incorrect data (410).

Classes IPC  ?

  • H04N 17/00 - Diagnostic, test ou mesure, ou leurs détails, pour les systèmes de télévision
  • H04N 5/44 - Circuits de réception
  • H04N 21/236 - Assemblage d'un flux multiplexé, p.ex. flux de transport, en combinant un flux vidéo avec d'autres contenus ou données additionnelles, p.ex. insertion d'une adresse universelle [URL] dans un flux vidéo, multiplexage de données de logiciel dans un flu; Remultiplexage de flux multiplexés; Insertion de bits de remplissage dans le flux multiplexé, p.ex. pour obtenir un débit constant; Assemblage d'un flux élémentaire mis en paquets

41.

AUTOMATED ANALOG AND MIXED-SIGNAL CIRCUIT DESIGN AND VALIDATION

      
Numéro d'application US2022027206
Numéro de publication 2022/232677
Statut Délivré - en vigueur
Date de dépôt 2022-05-02
Date de publication 2022-11-03
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Fischer, Timothy, W.
  • Khandelwal, Ashish
  • Koduri, Sreenivasan, K.
  • Gupta, Nikhil

Abrégé

A technique for designing circuits including receiving a data object (514) representing a circuit for a first process technology, the circuit including a first sub-circuit, the first sub-circuit including a first electrical component and a second electrical component arranged in a first topology; identifying the first sub-circuit in the data object (518) by comparing the first topology to a stored topology, the stored topology associated with the first process technology; identifying a first set of physical parameter values associated with first electrical component and the second electrical component of the first sub-circuit; determining a set of performance parameter values (520) for the first sub-circuit based on a first machine learning model of the first sub-circuit and the identified set of physical parameters; converting the identified first sub-circuit to a second sub-circuit (522) for the second process technology based on the determined set of performance parameter values; and outputting the second sub-circuit (526).

Classes IPC  ?

  • G06F 30/32 - Conception de circuits au niveau numérique
  • G06F 30/38 - Conception de circuits au niveau mixte des signaux analogiques et numériques
  • G06F 30/27 - Optimisation, vérification ou simulation de l’objet conçu utilisant l’apprentissage automatique, p.ex. l’intelligence artificielle, les réseaux neuronaux, les machines à support de vecteur [MSV] ou l’apprentissage d’un modèle
  • G06F 117/12 - Dimensionnement, p.ex. de transistors ou de portes
  • G06F 119/20 - Conception de réutilisation, analyse de réutilisabilité ou optimisation de réutilisabilité

42.

MULTI-ALGORITHMIC APPROACH TO REPRESENT HIGHLY NON-LINEAR HIGH DIMENSIONAL SPACE

      
Numéro d'application US2022027209
Numéro de publication 2022/232679
Statut Délivré - en vigueur
Date de dépôt 2022-05-02
Date de publication 2022-11-03
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Gupta, Nikhil
  • Fischer, Timothy, W.
  • Khandelwal, Ashish
  • Koduri, Sreenivasan, K.

Abrégé

A technique for designing circuits including receiving a data object (514) representing a circuit for a first process technology, the circuit including a first sub-circuit, the first sub-circuit including a first electrical component and a second electrical component arranged in a first topology; identifying the first sub-circuit in the data object (518) by comparing the first topology to a stored topology, the stored topology associated with the first process technology; identifying a first set of physical parameter values associated with first electrical component and the second electrical component of the first sub-circuit; determining a set of performance parameter values (520) for the first sub-circuit based on a first machine learning model of the first sub-circuit and the identified set of physical parameters; converting the identified first sub-circuit to a second sub-circuit (522) for the second process technology based on the determined set of performance parameter values; and outputting the second sub-circuit (526).

Classes IPC  ?

  • G06F 30/27 - Optimisation, vérification ou simulation de l’objet conçu utilisant l’apprentissage automatique, p.ex. l’intelligence artificielle, les réseaux neuronaux, les machines à support de vecteur [MSV] ou l’apprentissage d’un modèle
  • G06F 30/38 - Conception de circuits au niveau mixte des signaux analogiques et numériques

43.

PROCESS AWARE COMPACT REPRESENTATION OF INTEGRATED CIRCUITS

      
Numéro d'application US2022027212
Numéro de publication 2022/232680
Statut Délivré - en vigueur
Date de dépôt 2022-05-02
Date de publication 2022-11-03
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Khandelwal, Ashish
  • Koduri, Sreenivasan, K.
  • Gupta, Nikhil
  • Fischer, Timothy, W.

Abrégé

A technique for designing circuits including receiving a data object (514) representing a circuit for a first process technology, the circuit including a first sub-circuit, the first sub-circuit including a first electrical component and a second electrical component arranged in a first topology; identifying the first sub-circuit in the data object (518) by comparing the first topology to a stored topology, the stored topology associated with the first process technology; identifying a first set of physical parameter values associated with first electrical component and the second electrical component of the first sub-circuit; determining a set of performance parameter values (520) for the first sub-circuit based on a first machine learning model of the first sub-circuit and the identified set of physical parameters; converting the identified first sub-circuit to a second sub-circuit (522) for the second process technology based on the determined set of performance parameter values; and outputting the second sub-circuit (526).

Classes IPC  ?

  • G06F 30/27 - Optimisation, vérification ou simulation de l’objet conçu utilisant l’apprentissage automatique, p.ex. l’intelligence artificielle, les réseaux neuronaux, les machines à support de vecteur [MSV] ou l’apprentissage d’un modèle
  • G06F 30/38 - Conception de circuits au niveau mixte des signaux analogiques et numériques
  • G06N 20/00 - Apprentissage automatique

44.

ISOLATED UNIVERSAL SERIAL BUS REPEATER WITH HIGH SPEED CAPABILITY

      
Numéro d'application US2022027219
Numéro de publication 2022/232681
Statut Délivré - en vigueur
Date de dépôt 2022-05-02
Date de publication 2022-11-03
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Kamath, Anant, Shankar
  • Hariharan, Rakesh
  • Wentroble, Mark, Edward

Abrégé

An isolating repeater (300) and corresponding method for Universal Serial Bus (USB) communications. The isolating repeater includes, on either side of a galvanic isolation barrier (315), front end circuitry (350, 360) coupled to a pair of external terminals (UDP, UDM; DDP, DDM), a full speed (FS) transceiver (310, 340) adapted to drive and receive signals over one or more FS isolation channels (DP_LR, DM_LR, DP_RL, DM_RL), and a high speed (HS) transceiver adapted to drive signals over one HS isolation channel (DHS_LR, DHS_RL) and receive signals over another HS isolation channel (DHS_RL, DHS_LR). The front end circuitry encodes received signals corresponding to HS data into two-state signals for transmission over one HS isolation channel, and encodes received signals corresponding to HS signaling into two-state signals for transmission over one or more of the FS isolation channels. The front end circuitry on the other side of the isolation barrier decodes the two-state signals received over the one or more FS isolation channels and the two-state signals received over the HS isolation channel for transmission at its external terminals.

Classes IPC  ?

  • G06F 13/38 - Transfert d'informations, p.ex. sur un bus
  • G06F 13/20 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie

45.

MICROELECTRONIC DEVICE PACKAGE INCLUDING ANTENNA AND SEMICONDUCTOR DEVICE

      
Numéro d'application US2022024241
Numéro de publication 2022/225732
Statut Délivré - en vigueur
Date de dépôt 2022-04-11
Date de publication 2022-10-27
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Tang, Yiqi
  • Murugan, Rajen, Manicon
  • Herbsommer, Juan, Alejandro

Abrégé

A described example (100) includes: an antenna (108) formed in a first conductor layer on a device side surface (115) of a multilayer package substrate (104), the multilayer package substrate including conductor layers spaced from one another by dielectric material and coupled to one another by conductive vertical connection layers (114), the multilayer package substrate having a board side surface (105) opposite the device side surface; and a semiconductor die (102) mounted to the device side surface (115) of the multilayer package substrate (104) spaced from and coupled to the antenna (108).

Classes IPC  ?

  • H01Q 1/22 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets
  • H01Q 9/16 - Antennes résonnantes avec alimentation intermédiaire entre les extrémités de l'antenne, p.ex. dipôle alimenté par le centre
  • H01Q 15/14 - Surfaces réfléchissantes; Structures équivalentes
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01Q 9/28 - Antennes résonnantes avec alimentation intermédiaire entre les extrémités de l'antenne, p.ex. dipôle alimenté par le centre Éléments comportant deux surfaces coniques ayant le même axe et opposées par leurs sommets et alimentés par des lignes de transmission à deux conducteurs

46.

SIMULTANEOUS BEAMFORMING AND MULTIPLE INPUT-MULTIPLE OUTPUT (MIMO) SCHEMES IN RADAR SYSTEM

      
Numéro d'application US2022021195
Numéro de publication 2022/225632
Statut Délivré - en vigueur
Date de dépôt 2022-03-21
Date de publication 2022-10-27
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Wang, Dan
  • Rao, Sandeep
  • Ahmad, Adeel

Abrégé

A radar system (100) comprises a set of transmitters (202) and a processor (204) coupled to the set of transmitters. The processor is configured to modulate a first portion of a chirp in a chirp frame according to a first phase. The processor is further configured to modulate a second portion of the chirp in the chirp frame according to a second phase and configured to combine the first and second portions of the chirp to produce a phase-modified chirp. The processor is further configured to instruct the set of transmitters to transmit the phase-modified chirp by applying time division multiple access (TDMA) and by directing radio frequency energy according to a target angle and a target gain.

47.

DYNAMIC POWER NEGOTIATION OUTSIDE ENHANCED BEACON EXCHANGE IN A WIRELESS NETWORK VIA ACKNOWLEDGMENT FRAMES

      
Numéro d'application US2022025866
Numéro de publication 2022/226257
Statut Délivré - en vigueur
Date de dépôt 2022-04-22
Date de publication 2022-10-27
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Liang, Robert, Weibo
  • Tao, Liangcheng
  • Kandhalu, Arvind

Abrégé

An end device (602) in a ZIGBEE communication protocol wireless network includes a memory configured to store computer-executable instructions and a processor coupled to the memory and configured to execute the instructions. The processor sends a first data frame (610) to a first network device (604) using a first network transmission power level and receives a first acknowledgment frame (612) from the first network device. The first acknowledgement frame includes a first transmission power information element, and the first transmission power information element includes a second transmission power level. The processor updates a power control information table entry (628) with the second transmission power level and sends a second data frame to the first network device using the second transmission power level.

Classes IPC  ?

  • H04W 52/22 - Commande de puissance d'émission [TPC Transmission power control] le TPC étant effectué selon des paramètres spécifiques tenant compte des informations ou des instructions antérieures
  • H04W 52/24 - Commande de puissance d'émission [TPC Transmission power control] le TPC étant effectué selon des paramètres spécifiques utilisant le rapport signal sur parasite [SIR Signal to Interference Ratio] ou d'autres paramètres de trajet sans fil
  • H04W 52/50 - Commande de puissance d'émission [TPC Transmission power control] le TPC étant effectué dans des situations particulières au moment de déclencher une communication dans un environnement à accès multiple

48.

COMPENSATION OF THERMALLY INDUCED VOLTAGE ERRORS

      
Numéro d'application US2022024238
Numéro de publication 2022/221180
Statut Délivré - en vigueur
Date de dépôt 2022-04-11
Date de publication 2022-10-20
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Krishnan, Sandeep, Shylaja
  • Jadhav, Akshay, Yashwant
  • Vishwanath, Tallam

Abrégé

Described embodiments include an integrated circuit for temperature gradient compensation of a bandgap voltage (200). A bandgap core circuit (220) has a bandgap feedback input, a bandgap adjustment input and a bandgap reference output. A resistor (224) is coupled between the bandgap adjustment input and a ground terminal. An offset and slope correction circuit (210) has an offset correction output that is coupled to the bandgap adjustment input. A thermal error cancellation (TEC) circuit has a TEC output coupled to the bandgap adjustment input. The TEC circuit (230) includes first and second temperature sensors that are located distant from each other. A signal at the TEC output (232) is responsive to temperatures at the first and second temperature sensors. An amplifier (240) has an amplifier input and an amplifier output. The amplifier input is coupled to the bandgap reference output.

Classes IPC  ?

  • G05F 3/30 - Régulateurs utilisant la différence entre les tensions base-émetteur de deux transistors bipolaires fonctionnant à des densités de courant différentes

49.

PACKAGED ELECTRONIC DEVICE AND MULTILEVEL LEAD FRAME COUPLER

      
Numéro d'application US2022024520
Numéro de publication 2022/221352
Statut Délivré - en vigueur
Date de dépôt 2022-04-13
Date de publication 2022-10-20
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Herbsommer, Juan, Alejandro
  • Ali, Hassan, Omar
  • Haroun, Baher
  • Tang, Yigi
  • Murugan, Rajen, Manicon

Abrégé

A packaged electronic device (100) includes a multilayer lead frame (110) having first and second trace levels (111, 112), a via level (114) therebetween, a conductive feed structure (140), and a conductive reflector wall (150). The first trace level (111) includes a conductive coupler antenna (120) and a conductive ground structure (121) that extends in a plane of orthogonal first and second directions, and a portion of the conductive coupler antenna (120) faces outward along a third direction orthogonal to the first and second directions. The conductive reflector wall (150) has an opening and extends along the third direction between the first and second trace levels (111, 112) around a portion of the conductive coupler antenna (120). The conductive feed structure (140) is coupled to the conductive coupler antenna (120) and extends along the first direction through the opening of the conductive reflector wall (150).

Classes IPC  ?

  • G04F 5/14 - Appareils pour la production d'intervalles de temps prédéterminés, utilisés comme étalons utilisant des horloges atomiques

50.

INTEGRATED MAGNETIC CORE AND WINDING LAMINA

      
Numéro d'application US2022022246
Numéro de publication 2022/212305
Statut Délivré - en vigueur
Date de dépôt 2022-03-29
Date de publication 2022-10-06
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Yan, Yi
  • Zhang, Zhemin
  • Pham, Ken
  • Khanolkar, Vijaylaxmi
  • Hou, Dongbin

Abrégé

A microelectronic device (100) includes a magnetic component (110) having a first magnetic core segment (108) and a second magnetic core segment (154), with a winding lamina (128) between them. The first magnetic core segment (108) includes a winding support portion (112) with ferromagnetic material. The winding lamina (128) is attached to the winding support portion (112). The first magnetic core segment (108) also includes an extension portion (114) with ferromagnetic material extending from the winding support portion (112). The winding lamina (128) has winding loops (134) of electrically conductive material that surround ferromagnetic material. A filler material (144) is formed between the winding lamina (128) and the first magnetic core segment (108), contacting both the winding lamina (128) and the first magnetic core segment (108). The second magnetic core segment (154) is attached to the extension portion (114) of the first magnetic core segment (108). The second magnetic core segment (154) includes ferromagnetic material. The winding loops (134) are electrically coupled to external leads (106) through electrical connections.

Classes IPC  ?

  • H01F 27/26 - Fixation des parties du noyau entre elles; Fixation ou montage du noyau dans l'enveloppe ou sur un support
  • H01F 27/28 - Bobines; Enroulements; Connexions conductrices
  • H01F 27/30 - Fixation ou serrage de bobines, d'enroulements ou de parties de ceux-ci entre eux; Fixation ou montage des bobines ou enroulements sur le noyau, dans l'enveloppe ou sur un autre support
  • H01F 27/32 - Isolation des bobines, des enroulements, ou de leurs éléments
  • H01F 41/04 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateurs; Appareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour la fabrication de noyaux, bobines ou aimants pour la fabrication de bobines

51.

ISOLATED TEMPERATURE SENSOR DEVICE PACKAGE

      
Numéro d'application US2022022710
Numéro de publication 2022/212619
Statut Délivré - en vigueur
Date de dépôt 2022-03-31
Date de publication 2022-10-06
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Tuncer, Enis

Abrégé

In a described example, an apparatus (401) includes: a package substrate (403) having a die pad (409) configured for mounting a semiconductor die, a first lead (411) connected to the die pad, and a second lead (405) spaced from and electrically isolated from the die pad; a spacer dielectric (413) mounted on the die pad; a semiconductor die (310) including a temperature sensor mounted on the spacer dielectric; electrical connections (417) coupling the semiconductor die to the second lead; and mold compound (419) covering the semiconductor die, the die pad, the electrical connections, and a portion of the package substrate, with portions of the first lead (411) and portions of the second lead (405) exposed from the mold compound to form terminals for a packaged temperature sensor device.

Classes IPC  ?

  • G01K 1/08 - Dispositifs de protection, p.ex. étuis

52.

CURRENT SENSING WITH CAPACITIVE COMPENSATION

      
Numéro d'application US2022021075
Numéro de publication 2022/198118
Statut Délivré - en vigueur
Date de dépôt 2022-03-21
Date de publication 2022-09-22
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Guo, Song
  • Bandyopadhyay, Saurav

Abrégé

A current sense circuit (300) includes a sense amplifier (306), a current mirror circuit (308), a resistor (316), a low-pass filter (322), and a capacitor (318). The sense amplifier (306) is adapted to be coupled to a switching transistor (204) of a DC-DC converter. The current mirror circuit (308) is coupled to the sense amplifier (306), and is configured to generate a sense current proportional to a current flowing through the switching transistor (204). The resistor (316) is coupled to the current mirror circuit (308), and is configured to generate a sense voltage based on the sense current. The low-pass filter (322) is coupled to the resistor (316), and is configured to average the sense voltage over an averaging interval. The capacitor (318) is coupled to the resistor (316), and is configured to store the sense voltage in a blanking interval that precedes the averaging interval, and provide a compensation current in the averaging interval.

Classes IPC  ?

  • H02M 1/00 - APPAREILS POUR LA TRANSFORMATION DE COURANT ALTERNATIF EN COURANT ALTERNATIF, DE COURANT ALTERNATIF EN COURANT CONTINU OU VICE VERSA OU DE COURANT CONTINU EN COURANT CONTINU ET EMPLOYÉS AVEC LES RÉSEAUX DE DISTRIBUTION D'ÉNERGIE OU DES SYSTÈMES D'ALI; TRANSFORMATION D'UNE PUISSANCE D'ENTRÉE EN COURANT CONTINU OU COURANT ALTERNATIF EN UNE PUISSANCE DE SORTIE DE CHOC; LEUR COMMANDE OU RÉGULATION - Détails d'appareils pour transformation
  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique

53.

PSEUDO-SINUSOIDAL WAVEFORM GENERATOR FOR HART COMMUNICATION

      
Numéro d'application US2022020677
Numéro de publication 2022/197879
Statut Délivré - en vigueur
Date de dépôt 2022-03-17
Date de publication 2022-09-22
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Yoshioka, Masahiro
  • Snedeker, Michael Douglas

Abrégé

A communication system (100) includes a first system input adapted to be coupled to a DC transient current transitioning between a starting level and a target level on a pseudo-sinusoidal path and incudes a second system input adapted to be coupled to a HART signal (¶20). The system (100) includes an adder circuit (130) having an output, a first adder input coupled to the first system input and a second adder input coupled to the second system input. The adder circuit (130) provides a superimposed signal comprising the HART signal and the DC transient current.

Classes IPC  ?

  • H04L 12/40 - Réseaux à ligne bus
  • H04L 27/12 - Circuits de modulation; Circuits émetteurs
  • H04L 27/20 - Circuits de modulation; Circuits émetteurs
  • H04L 5/06 - Canaux caractérisés par le type de signal les signaux étant représentés par différentes fréquences

54.

MITIGATION OF VOLTAGE SHIFT INDUCED BY MECHANICAL STRESS IN BANDGAP VOLTAGE REFERENCE CIRCUITS

      
Numéro d'application US2022020679
Numéro de publication 2022/197880
Statut Délivré - en vigueur
Date de dépôt 2022-03-17
Date de publication 2022-09-22
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Yoshioka, Masahiro
  • Johnson, Jeffrey David

Abrégé

12122) is at a second die location, and operates with a second base-emitter voltage. Each of the first and second transistors may include multiple individual parallel-connected transistors. The PTAT element is operatively coupled to the first and second transistors such that a voltage difference between the first and second base-emitter voltages drops across the PTAT element. The first and second locations are separated by a distance (e.g., 1.5% or more of die length, or such that the respective centroids of the first and second transistor are spaced from one another). Such spatial distribution helps mitigate voltage shift induced by mechanical stress, and is insensitive to process variation.

Classes IPC  ?

  • G05F 3/30 - Régulateurs utilisant la différence entre les tensions base-émetteur de deux transistors bipolaires fonctionnant à des densités de courant différentes
  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
  • H01L 27/082 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type comprenant uniquement des composants bipolaires

55.

A COMPENSATED DIGITAL-TO-ANALOG CONVERTER (DAC)

      
Numéro d'application US2022020680
Numéro de publication 2022/197881
Statut Délivré - en vigueur
Date de dépôt 2022-03-17
Date de publication 2022-09-22
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Agrawal, Meghna
  • Sahu, Debapriya

Abrégé

A circuit includes a digital-to-analog converter (DAC) (200) and a compensation circuit (210). The DAC (200) has a first terminal (VA) and a second terminal (VB). The compensation circuit (210) has a third terminal (211) and a fourth terminal (212). The third terminal (211) is coupled to the first terminal (VA), and the fourth terminal (212) is coupled to the second terminal (VB). The compensation circuit (210) is configured to source current into the first terminal (VA) responsive to an increase in voltage on the second terminal (VB), and to sink current from the first terminal (VA) responsive to a decrease in voltage on the second terminal (VB).

Classes IPC  ?

  • H03M 1/08 - Compensation ou prévention continue de l'influence indésirable de paramètres physiques du bruit
  • H03M 1/74 - Conversion simultanée

56.

ELECTROMAGNETIC INTERFERENCE MITIGATION FOR SWITCHING REGULATORS

      
Numéro d'application US2022020856
Numéro de publication 2022/197992
Statut Délivré - en vigueur
Date de dépôt 2022-03-18
Date de publication 2022-09-22
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Assaad, Rida, Shawky
  • Pereira, Angelo, William
  • Zhang, Gangqiang
  • Wong, Kae, Ann

Abrégé

In a switching regulator driver (400), a sense circuit (402) has a transistor current input and a sense circuit output. A logic circuit (404) has a logic circuit input and first and second outputs. The logic circuit input is coupled to the sense circuit output. A counter (406) has a counter clock input, a counter control input and a counter output. The counter clock input is coupled to the first output. The counter control input is coupled to the second output. The counter (406) is configured to provide a count value at the counter output. A programmable drive strength circuit (408) has a drive strength circuit input and a transistor control output. The drive strength circuit input is coupled to the counter output. The programmable drive strength circuit (408) is configured to adjust a drive current at the transistor control output based on the count value.

Classes IPC  ?

  • H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande
  • H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites

57.

PASSIVE INFRARED SENSOR OCCUPANCY DETECTOR, MICROCONTROLLER AND METHODS OF OPERATION

      
Numéro d'application US2022019541
Numéro de publication 2022/192395
Statut Délivré - en vigueur
Date de dépôt 2022-03-09
Date de publication 2022-09-15
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Robertson, Maxwell G.
  • Oljaca, Miroslav

Abrégé

A device for occupancy detection of a space includes a passive infrared (PIR) sensor (100) having a fixed field of view; an infrared reflector (410) positioned proximate to the PIR sensor for re-directing infrared radiation received from within the space toward the PIR sensor; an electromechanical device (420) coupled to the infrared reflector and operative to alter a pointing angle thereof in response to a control signal (431); and, detection and control circuitry (or a microcontroller) (430), coupled to the PIR sensor (100) and the electromechanical device (420), operative to receive a signal from the PIR sensor indicative of motion of a person (302) within the space, and further operative to selectively alter the pointing angle of the infrared reflector (410), using the electromechanical device (420), whereby the relative position of the person (302) is shifted within the fixed field of view of the PIR sensor (100), thereby simulating motion of the person even when stationary.

Classes IPC  ?

  • G01S 17/04 - Systèmes de détermination de la présence d'une cible

58.

SWITCHING CONVERTER CONTROL LOOP AND DYNAMIC REFERENCE VOLTAGE ADJUSTMENT

      
Numéro d'application US2022020221
Numéro de publication 2022/192786
Statut Délivré - en vigueur
Date de dépôt 2022-03-14
Date de publication 2022-09-15
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Pradhan, Bikash, Kumar
  • Tadeparthy, Preetam, Charan Anand
  • Venkateswaran, Muthusubramanian
  • Wadeyar, Venkatesh
  • Mathapathi, Siddaram

Abrégé

A controller (102) includes: a pulse-width modulation (PWM) circuit (104); a control loop (110); and a reference voltage controller (120). The control loop (110) has: a feedback input (111) adapted to be coupled to an output voltage (VOUT) of a power stage (130); a control loop output (119) coupled to a PWM control input (105); and an operational amplifier (112) with a first feedback input (114), a first reference input (116), and an amplifier output (118), the first feedback input (114) connected to the feedback input (111), and the amplifier output (118) coupled to the PWM control input (105). The reference voltage controller (120) has a reference voltage output (129) coupled to the first reference input (116), the reference voltage controller (120) configured to adjust a reference voltage (VREF) provided to the reference voltage output (129) responsive to a dynamic error estimate based on error in the operational amplifier (112).

Classes IPC  ?

  • H03F 3/217 - Amplificateurs de puissance de classe D; Amplificateurs à commutation
  • H02M 1/00 - APPAREILS POUR LA TRANSFORMATION DE COURANT ALTERNATIF EN COURANT ALTERNATIF, DE COURANT ALTERNATIF EN COURANT CONTINU OU VICE VERSA OU DE COURANT CONTINU EN COURANT CONTINU ET EMPLOYÉS AVEC LES RÉSEAUX DE DISTRIBUTION D'ÉNERGIE OU DES SYSTÈMES D'ALI; TRANSFORMATION D'UNE PUISSANCE D'ENTRÉE EN COURANT CONTINU OU COURANT ALTERNATIF EN UNE PUISSANCE DE SORTIE DE CHOC; LEUR COMMANDE OU RÉGULATION - Détails d'appareils pour transformation
  • H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation avec commande numérique
  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique

59.

INTEGRATED BUS INTERFACE FALL AND RISE TIME ACCELERATOR METHOD

      
Numéro d'application US2022018240
Numéro de publication 2022/187175
Statut Délivré - en vigueur
Date de dépôt 2022-03-01
Date de publication 2022-09-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Shay, Michael, John
  • Valdez, Jonathan, Lee
  • Addington, Kyle, Edward
  • Nambiyath, Padmakumar, Menon
  • Huanzhang, Huang

Abrégé

An integrated circuit (130) includes first and second bus terminals, a pass-gate transistor (QI), first and rising time accelerator (RTA) control circuits (201, 203), and first and second falling time accelerator (FTA) control circuits (202, 204). The pass-gate transistor (QI) couples between the first and second bus terminals. The first RTA control circuit (201) couples to the first bus terminal, detects a rising edge on the first bus terminal, and accelerates the rising edge on the first bus terminal. The first FTA control circuit (202) couples to the first bus terminal, detects a falling edge on the first bus terminal having a slope below a threshold, and accelerates the falling edge on the first bus terminal. The second RTA and FTA control circuits (203, 204) function similar to the first RTA and FTA control circuits but with respect to the second bus terminal.

Classes IPC  ?

  • H03K 5/12 - Mise en forme d'impulsions par redressement des fronts avant ou arrière
  • H03K 19/017 - Modifications pour accélérer la commutation dans les circuits à transistor à effet de champ
  • H03K 17/04 - Modifications pour accélérer la commutation

60.

ERROR SAMPLER CIRCUIT

      
Numéro d'application US2022019077
Numéro de publication 2022/187727
Statut Délivré - en vigueur
Date de dépôt 2022-03-07
Date de publication 2022-09-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Manian, Abishek
  • Poduval, Nithin Sathisan
  • Ribeiro, Roland Nii Ofei

Abrégé

An error sampler circuit (110) includes a differential input voltage input (110A, HOB), a differential reference voltage input (HOE, HOF), a master latch circuit (202), and a slave latch circuit. The master latch circuit (202) includes a slicer circuit (206). The slicer circuit (206) includes a first input (212B), a second input (218B), and a differential output (212C, 214C, 216C, 218C). The first input (212B) is coupled to the differential input voltage input (110A). The second input (218B) is coupled to the differential reference voltage input (HOB). The slave latch includes a differential input coupled to the differential output (212C, 214C, 216C, 218C) of the slicer circuit (206).

Classes IPC  ?

  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
  • G11B 20/00 - Traitement du signal, non spécifique du procédé d'enregistrement ou de reproduction; Circuits correspondants

61.

OPEN-CAVITY PACKAGE FOR CHIP SENSOR

      
Numéro d'application US2022016891
Numéro de publication 2022/182575
Statut Délivré - en vigueur
Date de dépôt 2022-02-18
Date de publication 2022-09-01
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Muellner, Ernst Georg
  • Lueders, Michael

Abrégé

In described examples, a device (300) includes an interconnect substrate (308) that has an aperture (310) through the interconnect substrate. An integrated circuit (IC) die (320) that has an on-chip element (322) is mounted on the interconnect substrate with the on-chip element aligned with and facing the aperture. The IC die is over-molded with mold compound (306) only on one side of the interconnect substrate so that the aperture remains free of mold compound to allow the on-chip element to have access to the environment.

Classes IPC  ?

62.

ELECTRONIC DEVICE WITH CRACK ARREST STRUCTURE

      
Numéro d'application US2022017802
Numéro de publication 2022/182930
Statut Délivré - en vigueur
Date de dépôt 2022-02-25
Date de publication 2022-09-01
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Anjum, Naweed
  • Amaro, Michael, Gerald
  • Devries, Charles, Allen, Jr.

Abrégé

A packaged electronic device (100) includes a multilayer lead frame (101) with first and second trace levels, a via level, an insulator, a conductive landing pad (108, 112) and a conductive crack arrest structure (114, 115), the conductive landing pad (108, 112) has a straight profile that extends along a first direction along a side (105) of the multilayer lead frame (101), the conductive crack arrest structure (114, 115) has a straight profile along the first direction and the conductive crack arrest structure (114, 115) is spaced from the conductive landing pad (108, 112) along an orthogonal second direction.

Classes IPC  ?

63.

OUTPUT TERMINAL FAULT DETECTION CIRCUIT

      
Numéro d'application US2022015467
Numéro de publication 2022/170178
Statut Délivré - en vigueur
Date de dépôt 2022-02-07
Date de publication 2022-08-11
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Demirci, Kemal, Safak
  • Chellamuthu, Shanmuganand
  • Li, Qunying

Abrégé

A circuit includes a gain stage (112), first and second amplifiers (121, 122), and a comparison circuit (128). The gain stage (112) has an input and an output. The first amplifier (121) has an input and an output. The input of the first amplifier (121) is coupled to the input of the gain stage (112). The second amplifier (122) has an input and an output. The input of the second amplifier (122) is coupled to the output of the gain stage (112). The comparison circuit (128) is coupled to the outputs of the first and second amplifiers (121, 122). The comparison circuit (128) is configured to compare signals on the outputs of the first and second amplifiers (121, 122) and to generate a fault flag signal (129) responsive to the output signal from the first amplifier (121) being different than the output signal from the second amplifier (122).

Classes IPC  ?

  • G01R 31/54 - Test de la continuité
  • H03F 1/20 - Modifications des amplificateurs pour réduire l'influence défavorable de l'impédance interne des éléments amplificateurs par utilisation de couplage réparti dans les amplificateurs à tube à décharge
  • H03F 3/195 - Amplificateurs à haute fréquence, p.ex. amplificateurs radiofréquence comportant uniquement des dispositifs à semi-conducteurs dans des circuits intégrés
  • H03F 15/00 - Amplificateurs utilisant des effets galvanomagnétiques ne comportant pas de mouvement mécanique, p.ex. utilisant l'effet Hall

64.

SYSTEM AND METHOD FOR THE COMPRESSION OF ECHOLOCATION DATA

      
Numéro d'application US2022012874
Numéro de publication 2022/164686
Statut Délivré - en vigueur
Date de dépôt 2022-01-19
Date de publication 2022-08-04
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Subburaj, Karthik
  • Rao, Sandeep

Abrégé

A method for compressing echolocation data is provided. The method includes dividing the echolocation data into a plurality of partitions (600), and selecting a first partition for processing (602). The method also includes combining echolocation data from the first partition with echolocation data within a second partition (604), and combining echolocation data from the first partition with echolocation data within a third partition (606). The method further includes storing the combined echolocation data for all of the plurality of partitions except for the first partition in a memory (608).

Classes IPC  ?

  • G01S 13/28 - Systèmes pour mesurer la distance uniquement utilisant la transmission de trains discontinus d'ondes modulées par impulsions dans lesquels les impulsions émises utilisent une onde porteuse modulée en fréquence ou en phase avec compression dans le temps des impulsions reçues
  • G01S 7/292 - Récepteurs avec extraction de signaux d'échos recherchés

65.

LOOKUP-TABLE-BASED ANALOG-TO-DIGITAL CONVERTER

      
Numéro d'application US2022013802
Numéro de publication 2022/164841
Statut Délivré - en vigueur
Date de dépôt 2022-01-26
Date de publication 2022-08-04
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Pentakota, Visvesvaraya, Appala
  • Rajagopal, Narasimhan
  • Shetty, Chirag, Chandrahas
  • K, Prasanth
  • Shrivastava, Neeraj
  • Miglani, Eeshan
  • Venkataraman, Jagannathan

Abrégé

An analog-to-digital converter system (10) includes a digital-to-analog converter (32) for generating calibration voltages based on digital input codes, and an analog-to-digital converter (18), connected to the digital-to-analog converter (32), for receiving the calibration voltages from the digital-to-analog converter (32), for receiving sampled voltages, for generating digital output codes based on the calibration voltages, and for generating digital output codes based on the sampled voltages. The analog-to-digital converter system (10) may have a lookup table (20), connected to the analog-to-digital converter (18), for storing the first digital output codes in association with the digital input codes. A method of calibrating an analog-to-digital converter system (10) is also described.

Classes IPC  ?

  • H03M 1/46 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p.ex. du type à approximations successives avec convertisseur numérique/analogique pour fournir des valeurs de référence au convertisseur

66.

CIRCUIT DESIGN VALIDATION TOOL FOR RADIATION-HARDENED DESIGN

      
Numéro d'application US2022014479
Numéro de publication 2022/165294
Statut Délivré - en vigueur
Date de dépôt 2022-01-31
Date de publication 2022-08-04
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Gewax, Lawrence, James
  • Duryea, Timothy, Paul

Abrégé

One example includes a method for validating a circuit design. The method includes providing a set of coded rules (106). Each of the coded rules (106) can define conditions for circuit cells to qualify the circuit design as being radiation-hardened. The method also includes accessing a circuit design netlist (112) associated with the circuit design from a circuit design database (108). The method also includes evaluating each of the circuit cells in the circuit design netlist (112) with respect to each of the coded rules (106). The method further includes providing a circuit evaluation report comprising an indication of failure of a set of the circuit cells with respect to one or more of the coded rules (106) in response to the evaluation.

Classes IPC  ?

  • G06F 30/33 - Vérification de la conception, p.ex. simulation fonctionnelle ou vérification du modèle
  • G06F 117/02 - Tolérance aux défaillances, p.ex. pour la suppression de défaillances transitoires
  • G06F 119/02 - Analyse de fiabilité ou optimisation de fiabilité; Analyse de défaillance, p.ex. performance dans le pire scénario, analyse du mode de défaillance et de ses effets [FMEA]
  • H05K 10/00 - Dispositions pour améliorer la sécurité de fonctionnement d'un équipement électronique, p.ex. en prévoyant une unité de réserve similaire

67.

COMBINED CAPACITIVE AND PIEZOELECTRIC SENSING IN A HUMAN MACHINE INTERFACE

      
Numéro d'application US2022012875
Numéro de publication 2022/164687
Statut Délivré - en vigueur
Date de dépôt 2022-01-19
Date de publication 2022-08-04
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Braathen, Jan, Morten
  • Lehman, Dennis, Patrick
  • Oljaca, Miroslav
  • Robertson, Maxwell, G.
  • Newman, Merril

Abrégé

A human machine interface (HMI) system and method of operating. The system includes capacitive measurement circuitry (140) coupled to one or more capacitive touch elements (112), and piezoelectric measurement circuit (150) coupled to one or more piezoelectric touch elements (114). The capacitive measurement circuitry (140) amplifies a signal corresponding to a capacitance at the one or more capacitor input terminals by a gain level for communication to processing circuitry. Gain control circuitry, for example in a central processing unit (120), is configured to increase the gain level of the gain stage of the capacitive measurement circuitry responsive to the piezoelectric measurement circuitry receiving a user input from at least one of the piezoelectric touch elements (112).

Classes IPC  ?

  • G06F 3/041 - Numériseurs, p.ex. pour des écrans ou des pavés tactiles, caractérisés par les moyens de transduction

68.

LOW COST METHOD-B HIGH VOLTAGE ISOLATION SCREEN TEST

      
Numéro d'application US2022013478
Numéro de publication 2022/164740
Statut Délivré - en vigueur
Date de dépôt 2022-01-24
Date de publication 2022-08-04
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Bonifield, Thomas Dyer

Abrégé

A method (100) includes applying (110) an AC test voltage signal (VT) to a terminal of an electronic device, the AC test voltage signal (VT) having a test frequency (Fl) of 300 Hz to 100 kHz, sensing (112) a current signal (IT) of the electronic device during application of the AC test voltage signal (VT), and identifying (115) the electronic device (200) as passing an isolation test in response to the current signal (IT) being less than a current threshold (ITH). After identifying (115) the electronic device as passing the isolation test, the method (100) includes applying (116) a second AC test voltage signal (VT) to the terminal of the electronic device, the second AC test voltage signal (VT) having a second test frequency (F2) of 300 Hz to 100 kHz, measuring (118) a discharge of the electronic device during application of the second AC test voltage signal (VT), and identifying (121) the electronic device (200) as passing a discharge test in response to the discharge being less than a discharge threshold (DTH).

Classes IPC  ?

  • G01R 31/28 - Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
  • G01R 31/12 - Test de la rigidité diélectrique ou de la tension disruptive
  • G01R 31/14 - Circuits à cet effet

69.

MULTI-FUNCTION BOND PAD

      
Numéro d'application US2022014478
Numéro de publication 2022/165293
Statut Délivré - en vigueur
Date de dépôt 2022-01-31
Date de publication 2022-08-04
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Banerjee, Suvadip
  • Tellkamp, John, Paul

Abrégé

An electronic device includes one or more multinode pads (120, 130) having two or more conductive segments (121, 122) spaced from one another on a semiconductor die (111). A conductive stud bump (128) is selectively formed on portions of the first and second conductive segments (121, 122) to program circuitry of the semiconductor die (111) or to couple a supply circuit (125) to a load circuit (136). The multinode pad (120, 130) can be coupled to a programming circuit in the semiconductor die (111) to allow programming a programmable circuit of the semiconductor die (111) during packaging. The multinode pad (120, 130) has respective conductive segments (121, 122) coupled to the supply circuit (125) and the load circuit (136) to allow current consumption or other measurements during wafer probe testing in which the first and second conductive segments (121, 122) are separately probed prior to stud bump formation.

Classes IPC  ?

  • H01L 21/76 - Réalisation de régions isolantes entre les composants
  • H01L 21/363 - Dépôt de matériaux semi-conducteurs sur un substrat, p.ex. croissance épitaxiale en utilisant un dépôt physique, p.ex. dépôt sous vide, pulvérisation
  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface

70.

LOOKUP TABLE FOR NON-LINEAR SYSTEMS

      
Numéro d'application US2022014532
Numéro de publication 2022/165318
Statut Délivré - en vigueur
Date de dépôt 2022-01-31
Date de publication 2022-08-04
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Pentakota, Visvesvaraya Appala
  • Naru, Srinivas Kumar Reddy
  • Shetty, Cirag
  • Miglani, Eeshan
  • Shrivastava, Neeraj
  • Rajagopal, Narasimhan
  • Dusad, Shagun

Abrégé

In described examples, a circuit (100) includes a multiplexer- (112). The multiplexer (112) receives an input voltage (110) and a calibration signal. An analog-to-digital converter (ADC) (106) is coupled to the multiplexer (112) and generates an output code in response to the calibration signal. A storage circuit (108) is coupled to the ADC (106) and stores the input code representative of the calibration signal at an address corresponding to the output code. The stored input code includes an index value and a coarse value.

Classes IPC  ?

71.

A DIGITAL FILTER FOR A DELTA-SIGMA ANALOG-TO-DIGITAL CONVERTER

      
Numéro d'application US2022013447
Numéro de publication 2022/159786
Statut Délivré - en vigueur
Date de dépôt 2022-01-24
Date de publication 2022-07-28
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Akondy Raja Raghupathi, Venkataratna

Abrégé

An analog-to-digital converter (ADC) includes a modulator, an integrator circuit (210), and first and second differentiator circuits (220, 230). The modulator has a modulator input and a modulator output. The modulator input is configured to receive an analog signal, and the modulator is configured to generate digital data on the modulator output. The integrator circuit (210) has an integrator circuit input and an integrator output. The integrator input is coupled to the modulator output. The first differentiator circuit (220) is coupled to the integrator output, and the first differentiator circuit (220) is configured to be clocked with a first clock. The second differentiator circuit (230) is coupled to the integrator output, and the second differentiator circuit (230) configured to be clocked with a second clock. The second clock is out of phase with respect to the first clock.

Classes IPC  ?

  • H03H 17/06 - Filtres non récursifs
  • H03M 3/00 - Conversion de valeurs analogiques en, ou à partir d'une modulation différentielle

72.

DIRECT CURRENT (DC)-DC CONVERTER

      
Numéro d'application US2022012870
Numéro de publication 2022/159424
Statut Délivré - en vigueur
Date de dépôt 2022-01-19
Date de publication 2022-07-28
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Ragona, Scott, Edward
  • Chen, Rengang
  • Tadeparthy, Preetam, Charan Anand
  • Reutzel, Evan, Michael

Abrégé

A converter stage having a control pin, an input voltage pin, an output pin, a ground pin, a high- side switch coupled between the input voltage pin and the output pin, a low-side switch coupled between the output pin and the ground pin, a current sensor configured to detect a current at the output pin, and control logic coupled to the control pin and the current sensor. The control logic is configured to control switching of the high-side and the low-side switches and in continuous conduction mode, discontinuous conduction mode, and body braking control for the converter stage in response to a first signal received via the control pin and a second signal received from the current sensor. A driver controls switching, based on the detected current and sequential event tracking, between an on state and an off state.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • G05F 1/573 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final sensible à une condition du système ou de sa charge en plus des moyens sensibles aux écarts de la sortie du système, p.ex. courant, tension, facteur de puissance à des fins de protection avec détecteur de surintensité

73.

MULTI-PERIPHERAL AND/OR MULTI-FUNCTION EXPORT

      
Numéro d'application US2022013217
Numéro de publication 2022/159645
Statut Délivré - en vigueur
Date de dépôt 2022-01-21
Date de publication 2022-07-28
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Govindarajan, Sriramakrishnan
  • Israel Vijayponraj, Kishon Vijay Abraham
  • Mody, Mihir, Narendra
  • Kanumuri, Vijaya Rama, Raju
  • Stewart, Cory, Dean

Abrégé

A system (300) is provided. In some examples, the system includes a first peripheral circuit (370) and a memory management circuit (360) coupled to the first peripheral circuit. The memory management circuit comprises a first table (362) that associates virtual identification values with address space select values. The system also includes a transaction mapper circuit (342) coupled to the memory management circuit. The transaction mapper circuit comprises a second table that associates virtual identification values with bus-device-function values.

Classes IPC  ?

74.

POWER CONVERTER CONTROL WITH SNOOZE MODE

      
Numéro d'application US2022011760
Numéro de publication 2022/155079
Statut Délivré - en vigueur
Date de dépôt 2022-01-10
Date de publication 2022-07-21
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Blanco, Andres, Arturo
  • Luo, Ming

Abrégé

In an example, an apparatus (110) comprises a control signal generator (202) and a snooze mode controller (204). The control signal generator includes an error amplifier (208) having a first output, a first input, a second input, and a first snooze input, a first comparator (210) having a second output, a third input coupled to the first output, and a fourth input, and a second comparator (212) having a third output, a fifth input coupled to the third input, a sixth input, and a second snooze input. The control signal generator also includes a logic circuit (218) having a fourth output and logic circuit inputs, a first of the logic circuit inputs coupled to the second output, and a pulse generator (220) having a fifth output and a seventh input, the seventh input coupled to the fourth output. The snooze mode controller has a sixth output coupled to the first snooze input and the second snooze input.

Classes IPC  ?

  • H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation

75.

CALIBRATION SCHEME FOR A NON-LINEAR ADC

      
Numéro d'application US2022012066
Numéro de publication 2022/155161
Statut Délivré - en vigueur
Date de dépôt 2022-01-12
Date de publication 2022-07-21
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Varshney, Himanshu
  • Nagarajan, Viswanathan
  • Babu, Charls
  • Rajagopal, Narasimhan
  • Miglani, Eeshan
  • Pentakota, Visvesvaraya, A.

Abrégé

In described examples, an analog to digital converter (ADC) (100), having an input operable to receive an analog signal (110) and an output operable to output (130) a digital representation of the analog signal, includes a voltage to delay (VD) block (106). The VD block (106) is coupled to the input of the ADC (100) and generates a delay signal responsive to a calibration signal. A backend ADC (124) is coupled to the VD block (106), and receives the delay signal. The backend ADC (124) having multiple stages including a first stage. A calibration engine (102) is coupled to the multiple stages and the VD block (106). The calibration engine (102) measures an error count of the first stage and stores a delay value of the first stage for which the error count is minimum.

Classes IPC  ?

  • H03M 1/10 - Calibrage ou tests
  • H03M 1/42 - Comparaisons séquentielles dans des étages disposés en série, sans changer la valeur du signal analogique

76.

EXHAUST GAS MONITOR FOR PHOTORESIST ADHESION CONTROL

      
Numéro d'application US2022012404
Numéro de publication 2022/155396
Statut Délivré - en vigueur
Date de dépôt 2022-01-14
Date de publication 2022-07-21
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Plourde, Joseph, Peter

Abrégé

An exhaust stream monitoring system (100) for a photolithography track of an IC fabrication process comprises a reaction chamber (102) including a housing (104), an inflow port (106) and an outflow port (112), the housing (104) containing a thermal plate (108) for heating a semiconductor process wafer (110) for a predetermined amount of time. An influent pipe (117) coupled to the inflow port (106) supplies a photoresist adhesion promoter (119) in a gaseous form to the reaction chamber (102). An effluent pipe (130) coupled to the outflow port (112) is operative to remove byproducts from the reaction chamber (102) as an exhaust stream. At least one gas sensor manifold assembly (132) is coupled to the effluent pipe (130) for monitoring the exhaust stream from the reaction chamber (102) to detect presence of one or more byproducts of a reaction between the photoresist adhesion promoter (119) and the semiconductor process wafer (110).

Classes IPC  ?

  • H01L 21/027 - Fabrication de masques sur des corps semi-conducteurs pour traitement photolithographique ultérieur, non prévue dans le groupe ou
  • H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants

77.

INTEGRATED GUARD STRUCTURE FOR CONTROLLING CONDUCTIVITY MODULATION IN DIODES

      
Numéro d'application US2022011763
Numéro de publication 2022/155080
Statut Délivré - en vigueur
Date de dépôt 2022-01-10
Date de publication 2022-07-21
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Appaswamy, Aravind, Chennimalai

Abrégé

A microelectronic device (100) includes an integrated guard structure diode (102) on the substrate (104). The integrated guard structure diode (102) includes a first terminal of the diode (134), a second terminal of the diode (136), and a guard structure (138). The guard structure (138) is between the first terminal of the diode (134) and the second terminal of the diode (136). The first terminal of the diode (134) and guard structure (138) are electrically connected to each other. An optional switching element (154) may provide selective electrical connection between the first terminal of the diode (134) and the guard structure (138). Adding a guard structure (138) electrically connected first terminal of the diode (134), with the guard structure (138) between the first terminal of the diode (134) and the second terminal of the diode (136) provides higher break down voltage than a diode without a guard structure (138).

Classes IPC  ?

  • H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
  • H01L 29/861 - Diodes

78.

CALIBRATION OF PARAMETRIC ERROR OF DIGITAL-TO-TIME CONVERTERS

      
Numéro d'application US2022012085
Numéro de publication 2022/155176
Statut Délivré - en vigueur
Date de dépôt 2022-01-12
Date de publication 2022-07-21
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Perrott, Michael Henderson

Abrégé

In some examples, a circuit includes a clock divider (102) and a calibration circuit (104) coupled to the clock divider. The clock divider includes digital-to-time converter (DTC) (204). The calibration circuit configured to determine a gain error and a parametric integrated nonlinearity (INL) error of the DTC, determine a gain adjustment value and a INL adjustment value to compensate for the gain error and the INL error, and modify operation of the DTC according to the gain adjustment value and the INL adjustment value to correct for the gain error and the INL error.

Classes IPC  ?

  • H03M 1/82 - Convertisseurs numériques/analogiques avec conversion intermédiaire en intervalle de temps
  • H03K 3/02 - Générateurs caractérisés par le type de circuit ou par les moyens utilisés pour produire des impulsions

79.

SYSTEMS AND METHODS FOR PROGRAMMING ELECTRICAL FUSE

      
Numéro d'application US2022012704
Numéro de publication 2022/155581
Statut Délivré - en vigueur
Date de dépôt 2022-01-18
Date de publication 2022-07-21
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Paulose, Ajai
  • Ganesan, Aravind
  • Venkatraman, Sashidharan
  • Balakrishnan, Jaiganeshry

Abrégé

A system for programming an eFuse array in an integrated circuit (IC) includes an cFuse data file (104) which has a first plurality of bits. The system includes a data compression module (110) which has an input (112) coupled to receive the eFuse data file (104). The data compression module (104) reduces the size of the eFuse data file (104) and provides a compressed data file. The compressed data file has fewer bits than the eFuse data file (104). The system includes an eFuse controller (120) which has an input (122) coupled to receive the compressed data file. The eFuse controller programs the eFuse array (130) to permanently store the compressed data file in the eFuse array(130).

Classes IPC  ?

  • G11C 16/12 - Circuits de commutation de la tension de programmation
  • G06F 12/02 - Adressage ou affectation; Réadressage

80.

INSTRUCTION PACKING SCHEME FOR VLIW CPU ARCHITECTURE

      
Numéro d'application US2022011525
Numéro de publication 2022/150532
Statut Délivré - en vigueur
Date de dépôt 2022-01-07
Date de publication 2022-07-14
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Langadi, Saya Goud
  • Natarajan, Venkatesh
  • Tessarolo, Alexander

Abrégé

A processor is provided and includes a core that is configured to perform a decode operation on a multi-instruction packet (500) comprising multiple instructions. The decode operation includes receiving the multi-instruction packet (500) that includes first and second instructions (502, 504). The first instruction (502) includes a primary portion (508) at a fixed first location and a secondary portion (510). The second instruction (504) includes a primary portion (512) at a fixed second location between the primary portion (508) of the first instruction (502) and the secondary portion (510) of the first instruction (502). An operational code portion of the primary portion (510, 512) of each of the first and second instructions (502, 504) is accessed and decoded. An instruction packet including the primary and secondary portions (508, 510) of the first instruction (502) is created, and a second instruction (504) packet including the primary portion (512) of the second instruction (504) is created. The first and second instructions packets are dispatched to respective first and second functional units.

Classes IPC  ?

  • G06F 9/38 - Exécution simultanée d'instructions

81.

METHODS AND SYSTEMS FOR ADAPTIVE EQUALIZATION WITH WIDE RANGE OF SIGNAL AMPLITUDES

      
Numéro d'application US2022011891
Numéro de publication 2022/150733
Statut Délivré - en vigueur
Date de dépôt 2022-01-11
Date de publication 2022-07-14
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Guo, Shita
  • Fan, Yanli
  • Erdogan, Mustafa, Ulvi
  • Wente, Douglas, Edward

Abrégé

MMNN reference voltage levels. The method includes continuing to increase (528) an equalization level in predetermined steps to a next higher equalization level if the applied equalization level does not correspond to the over-equalization level and evaluating the distribution of the resulting hit counts for each increase to the next higher equalization level until the applied equalization level corresponds to the over-equalization level. The method includes decreasing (524) to the previously applied lower equalization level if the applied equalization level corresponds to the over-equalization level.

Classes IPC  ?

  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs

82.

PROCESS FOR THIN FILM CAPACITOR INTEGRATION

      
Numéro d'application US2022011759
Numéro de publication 2022/150678
Statut Délivré - en vigueur
Date de dépôt 2022-01-10
Date de publication 2022-07-14
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Cook, Benjamin, Stassen
  • Ramadass, Yogesh, Kumar
  • Pavone, Salvatore, Frank
  • Chowdhury, Mahmud, Halim

Abrégé

Disclosed embodiments include an integrated circuit (IC) comprising a silicon wafer (110), first and second conductive lines (120, 122) on the silicon wafer. There are first, second and third insulation blocks (130, 132, 134) with portions on the first and second conductive lines and the silicon wafer, a metal pillar (150) on the surface of the first conductive line opposite the silicon wafer, and a conductive adhesive block on the surface of the second conductive line opposite the silicon wafer. The IC also has a lead frame having first and second leads, and a capacitor (290) having first and second capacitor terminals in which the first capacitor terminal is connected to the second lead (272) using conductive adhesive (280), the second capacitor terminal is connected to the second conductive line through the conductive adhesive block (282), and the first lead (274) is coupled to the first conductive line.

Classes IPC  ?

  • H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
  • H01L 27/08 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type
  • H01L 29/92 - Condensateurs avec barrière de potentiel ou barrière de surface

83.

THERMALLY CONDUCTIVE WAFER LAYER

      
Numéro d'application US2021065266
Numéro de publication 2022/146953
Statut Délivré - en vigueur
Date de dépôt 2021-12-28
Date de publication 2022-07-07
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Cook, Benjamin, Stassen
  • Dadvand, Nazila
  • Venugopal, Archana
  • Revier, Daniel, Lee

Abrégé

In described examples, a semiconductor wafer (502) with a thermally conductive surface layer comprises a bulk semiconductor layer having a first surface and a second surface, circuitry on the first surface, a metallic layer (510) attached to the first surface or the second surface, and a graphene layer (512) attached to the metallic layer (510). The first surface opposes the second surface. The metallic layer (510) comprises a transition metal.

Classes IPC  ?

  • H01L 21/76 - Réalisation de régions isolantes entre les composants
  • B82Y 30/00 - Nanotechnologie pour matériaux ou science des surfaces, p.ex. nanocomposites

84.

FMCW CHIRP BANDWIDTH CONTROL

      
Numéro d'application US2021065267
Numéro de publication 2022/146954
Statut Délivré - en vigueur
Date de dépôt 2021-12-28
Date de publication 2022-07-07
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Subburaj, Karthik
  • Samala, Sreekiran
  • Prathapan, Indu

Abrégé

In described examples, a frequency modulated continuous wave (FMCW) synthesizer (208) includes a control engine (304), and a phase locked loop (302) (PEL) including a frequency divider (310), a control voltage generator (CVG), and a voltage controlled oscillator (330) (VCO). The frequency divider (310) modifies a VCO (330) output frequency based on a control input (340). The CVG generates a control voltage (328) based on a frequency reference (308) and the frequency divider (310) output. The VCO (330) outputs a FMCW output (336) having the VCO (330) output frequency in response to the control voltage (328). The control engine (304) generates the control input (340) so that the VCO (330) output frequency: from a first time to a second time, is a first frequency; from the second time to a third time, changes at a first rate; from the third time to a fourth time, changes at a second rate different from the first rate; and from the fourth time to a fifth time, is a second frequency.

Classes IPC  ?

  • G01S 13/34 - Systèmes pour mesurer la distance uniquement utilisant la transmission d'ondes continues, soit modulées en amplitude, en fréquence ou en phase, soit non modulées utilisant la transmission d'ondes continues modulées en fréquence, tout en faisant un hétérodynage du signal reçu, ou d’un signal dérivé, avec un signal généré localement, associé au signal transmis simultanément
  • G01S 7/35 - DÉTERMINATION DE LA DIRECTION PAR RADIO; RADIO-NAVIGATION; DÉTERMINATION DE LA DISTANCE OU DE LA VITESSE EN UTILISANT DES ONDES RADIO; LOCALISATION OU DÉTECTION DE LA PRÉSENCE EN UTILISANT LA RÉFLEXION OU LA RERADIATION D'ONDES RADIO; DISPOSITIONS ANALOGUES UTILISANT D'AUTRES ONDES - Détails des systèmes correspondant aux groupes , , de systèmes selon le groupe - Détails de systèmes non impulsionnels

85.

LOCKSTEP COMPARATORS AND RELATED METHODS

      
Numéro d'application US2021065609
Numéro de publication 2022/147195
Statut Délivré - en vigueur
Date de dépôt 2021-12-30
Date de publication 2022-07-07
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Viswanathan Pillai, Prasanth
  • Suvarna, Rajeev
  • Goud Langadi, Saya
  • Ghotgalkar, Shailesh, Ganapat

Abrégé

Lockstep comparators and related methods are described. An example apparatus includes self-test logic circuitry (322) having first outputs, and comparator logic (300) including selection logic (304) having first inputs and second outputs, ones of the first inputs coupled to the first outputs, first detection logic (306) having second inputs and third outputs, the second inputs coupled to the second outputs, second detection logic (308) having third inputs and fourth outputs, the third inputs coupled to the third outputs, latch logic (310) having fifth inputs and fifth outputs, the third output and the fourth output coupled to the fifth inputs, and error detection logic (312) having sixth inputs coupled to the fifth inputs.

Classes IPC  ?

  • G01R 31/3177 - Tests de fonctionnement logique, p.ex. au moyen d'analyseurs logiques
  • H03K 19/00 - Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion

86.

POWER CONVERTER CONTROL

      
Numéro d'application US2021065269
Numéro de publication 2022/146956
Statut Délivré - en vigueur
Date de dépôt 2021-12-28
Date de publication 2022-07-07
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Bafna, Naman
  • Venkateswaran, Muthusubramanian
  • Jain, Mayank
  • Gakhar, Vikram
  • Lakhanpal, Vikas
  • Tadeparthy, Preetam, Charan Anand
  • Ramasiddaiah, Pamidi

Abrégé

In some examples, a circuit includes a state machine. The state machine is configured to operate in a first state (202) in which the state machine gates a pulse width modulation (PWM) signal provided for control of a power converter according to a first signal provided by a voltage control loop. The state machine is configured to operate in a second state (204) in which the state machine gates the PWM signal according to a second signal provided by a current limit comparator. The state machine is configured to transition from the first state to the second state responsive to the second signal being asserted after the first signal is asserted in a switching cycle of the power converter. The state machine is configured to transition from the current state to the first state responsive to the first signal being asserted after the second signal in a switching cycle of the power converter.

Classes IPC  ?

  • H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation

87.

MATHEMATICAL FUNCTION CIRCUIT

      
Numéro d'application US2021065270
Numéro de publication 2022/146957
Statut Délivré - en vigueur
Date de dépôt 2021-12-28
Date de publication 2022-07-07
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Davis-Marsh, Marc Edric
  • Oner, Hakan
  • Mei, Tawen

Abrégé

An example of an apparatus (300) includes a bias circuit (352) having first and second bias circuit outputs. The apparatus also includes a comparator (354) having first and second comparator inputs. The apparatus also includes a first capacitor (348) coupled between the second comparator input and the second bias circuit output. The apparatus also includes a first switch (350) coupled between the second comparator input and the second bias circuit output. The apparatus also includes a second switch (340) coupled between the first bias circuit output and an input terminal (374), a third switch (344) coupled between the input terminal and the first comparator input, and a fourth switch (342) coupled between the first bias circuit output and the first comparator input. The apparatus also includes a second capacitor (346) coupled between the first comparator input and the second bias circuit output.

Classes IPC  ?

  • H02M 3/155 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs

88.

HYBRID SEMICONDUCTOR DEVICE

      
Numéro d'application US2021065280
Numéro de publication 2022/146964
Statut Délivré - en vigueur
Date de dépôt 2021-12-28
Date de publication 2022-07-07
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Kocon, Christopher, Boguslaw
  • Edwards, Henry, Litzmann

Abrégé

A semiconductor device includes a switch element (120) having a surface and first and second regions (121, 122) and including a first semiconductor material having a band-gap. The first region (121) of the switch element (120) is coupled to a source contact (110). A floating electrode (130) has first and second ends (131, 132). The first end (131) of the floating electrode (130) is coupled to the second region (122) of the switch element (120). A voltage-support structure (140) includes a second semiconductor material having a band-gap that is larger than the band-gap of the first semiconductor material. The voltage-support structure is in contact with the second end (132) of the floating electrode (140). A drain contact (150) is coupled to the voltage-support structure (140).

Classes IPC  ?

  • H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
  • H01L 29/66 - Types de dispositifs semi-conducteurs

89.

HARDWARE BASED MOTOR DRIVE CONTROLLER

      
Numéro d'application US2021065284
Numéro de publication 2022/146966
Statut Délivré - en vigueur
Date de dépôt 2021-12-28
Date de publication 2022-07-07
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Narayanasamy, Navaneeth, Kumar
  • Staebler, Martin

Abrégé

A motor system (100) with an input (106) for coupling to a motor control signal (STO_A) that, when presented in a predetermined state, indicates a motor receiving power should be disabled from rotating. The system also includes controller circuitry (104) for providing a disabling signal to motor rotation, independent of processor software control signaling and the power, in response to the control signal.

Classes IPC  ?

  • H02P 3/06 - Dispositions pour l'arrêt ou le ralentissement de moteurs, génératrices électriques ou de convertisseurs dynamo-électriques pour arrêter ou ralentir individuellement un moteur dynamo-électrique ou un convertisseur dynamo-électrique
  • H02P 23/20 - Commande de l’accélération ou de la décélération
  • H02P 27/08 - Dispositions ou procédés pour la commande de moteurs à courant alternatif caractérisés par le type de tension d'alimentation utilisant une tension d’alimentation à fréquence variable, p.ex. tension d’alimentation d’onduleurs ou de convertisseurs utilisant des convertisseurs de courant continu en courant alternatif ou des onduleurs avec modulation de largeur d'impulsions

90.

ANTENNA IN PACKAGE HAVING ANTENNA ON PACKAGE SUBSTRATE

      
Numéro d'application US2021065287
Numéro de publication 2022/146969
Statut Délivré - en vigueur
Date de dépôt 2021-12-28
Date de publication 2022-07-07
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Tang, Yigi
  • Kulkarni, Makarand Ramkrishna
  • Wan, Liang
  • Murugan, Rajen Manicon

Abrégé

An antenna in package (AIP) (400) includes an IC die (120) including bond pads (121) and a package substrate including the IC die mounted up and being completely embedded therein. The package substrate includes a top layer (418) including a top dielectric layer (418b), a top metal layer (418a) including an antenna (418al), and a bottom layer (415) including a bottom dielectric (415b) and a bottom metal layer (415a) including contact pads including a first contact pad (415al), and filled vias (415cl, 417c). The bond pads are electrically coupled by a connection including a filled via(s) for connecting to the top metal layer and/or the bottom metal layer. Metal pillars including a first metal pillar (132a) are electrically are coupled to the first contact pad, and at least one filled via is electrically coupled to the first metal pillar for providing a transmission line from the first contact pad to the antenna.

Classes IPC  ?

  • H01L 23/66 - Adaptations pour la haute fréquence
  • H01Q 1/22 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets
  • H01Q 23/00 - Antennes comportant des circuits ou des éléments de circuit actifs qui leur sont intégrés ou liés

91.

LOW-POWER FRACTIONAL ANALOG PLL WITHOUT FEEDBACK DIVIDER

      
Numéro d'application US2021065528
Numéro de publication 2022/147137
Statut Délivré - en vigueur
Date de dépôt 2021-12-29
Date de publication 2022-07-07
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Sahu, Debapriya
  • Sachdev, Rittu

Abrégé

An integrated circuit device [200] is provided. In some examples, the integrated circuit device [200] includes a first re-timer [216] configured to receive a reference clock signal [201] and a voltage controlled oscillator (VCO) output signal [212], and the first re-timer [216] is configured to provide a first re-timed clock signal [216 A] in response to the reference clock signal [201] and the VCO output signal [212], A multiplexer [215] receives the first re-timed clock signal [216 A] and provides a feedback clock signal [215A], A phase frequency detector [202] receives the feedback clock signal [215 A] and the reference clock signal [201] and provides an error signal [202A and 202B] in response to the feedback clock signal [215 A] and the reference clock signal [201], A VCO [211] receives a voltage signal [220A] based on the error signal [202 A and 202B], and the VCO [211] is configured to provide the VCO output signal [212] in response to the voltage signal [220 A].

Classes IPC  ?

  • H03L 7/08 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase
  • H03L 7/093 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence y compris le filtrage ou l'amplification de son signal de sortie utilisant des caractéristiques de filtrage ou d'amplification particulières dans la boucle

92.

CONFIGURABLE LEADED PACKAGE

      
Numéro d'application US2021065534
Numéro de publication 2022/147143
Statut Délivré - en vigueur
Date de dépôt 2021-12-29
Date de publication 2022-07-07
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Koduri, Sreenivasan Kalyani

Abrégé

A semiconductor package includes a base insulating layer (102); a semiconductor die (106) attached to a portion of the base insulating layer (102); and a first continuous lead (120) electrically connected to the semiconductor die. The first continuous lead (120) includes a first lateral extension (116) on a first surface of the base insulating layer (102), a second lateral extension (114) on a second surface of the base insulating layer (102), and a connecting portion (118) between the first lateral extension (116) and the second lateral extension (114). The connecting portion (118) penetrates through the base insulating layer (102).

Classes IPC  ?

  • H01L 21/60 - Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
  • H01L 23/053 - Conteneurs; Scellements caractérisés par la forme le conteneur étant une structure creuse ayant une base isolante qui sert de support pour le corps semi-conducteur

93.

SUCCESSIVE APPROXIMATION REGISTER ANALOG TO DIGITAL CONVERTER

      
Numéro d'application US2021065612
Numéro de publication 2022/147197
Statut Délivré - en vigueur
Date de dépôt 2021-12-30
Date de publication 2022-07-07
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Nagaraj, Krishnaswamy
  • Park, Joonsung

Abrégé

A successive approximation analog-to-digital (100) with an input (102) for receiving an input analog voltage, and an amplifier (202) with a first set of electrical attributes in a sample phase and a second set of electrical attributes, differing from the first set of electrical attributes, in a conversion phase.

Classes IPC  ?

  • H03M 1/08 - Compensation ou prévention continue de l'influence indésirable de paramètres physiques du bruit
  • H03M 1/46 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p.ex. du type à approximations successives avec convertisseur numérique/analogique pour fournir des valeurs de référence au convertisseur
  • H03M 1/16 - Conversion par étapes, avec pour chaque étape la mise en jeu de moyens de conversion identiques ou différents et délivrant plus d'un bit avec modification de l'échelle, c. à d. en changeant l'amplification entre les étapes

94.

PRINTED PACKAGE AND METHOD OF MAKING THE SAME

      
Numéro d'application US2021065620
Numéro de publication 2022/147204
Statut Délivré - en vigueur
Date de dépôt 2021-12-30
Date de publication 2022-07-07
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Koduri, Sreenivasan, K.

Abrégé

A method (500) for interconnecting bond pads of semiconductor dies or devices with corresponding leads in a lead frame with printed conductive interconnects in lieu of bond wires and an apparatus resulting from the above method. More specifically, some examples include printing an insulating foundation path from bond-pads on a semiconductor die to leads of a lead frame to which the semiconductor die is attached (510). A foundation conductive trace is printed on top of the insulating foundation path from each bond pad on the die to a corresponding lead of the lead frame (512). Optionally, on top of the conductive trace, a cover insulating cover layer is applied on exposed portions of the conductive interconnects and the foundation insulating layer (514). Preferably, this can be the same material as foundation layer to fully adhere and blend into a monolithic structure, rather than separate layers. Optionally, a protective layer is then applied on the resulting apparatus (516).

Classes IPC  ?

  • H01L 23/482 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes formées de couches conductrices inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/98 - Assemblage de dispositifs consistant en composants à l'état solide formés dans ou sur un substrat commun; Assemblage de dispositifs à circuit intégré

95.

DISTRIBUTED SESSION OWNER ACROSS MULTIPLE ENTITIES

      
Numéro d'application US2021063018
Numéro de publication 2022/140091
Statut Délivré - en vigueur
Date de dépôt 2021-12-13
Date de publication 2022-06-30
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Carmeli, Asaf
  • Alpert, Yaron
  • Cherches, Barak

Abrégé

In described examples, ownership of a network protocol-based session is distributed across multiple entities. A session is established (402) between a remote entity and a first processing node on a local device, such that the first processing node is the session owner of the session (404) on the local device. During the session, ownership of the session is transferred (406) from the first processing node to a second processing node on the local device, such that the second processing node becomes the session owner of the session on the local device. The session is then operated (408) between the remote entity and the second processing node as the session owner.

Classes IPC  ?

  • H04L 12/28 - Réseaux de données à commutation caractérisés par la configuration des liaisons, p.ex. réseaux locaux [LAN Local Area Networks] ou réseaux étendus [WAN Wide Area Networks]

96.

GAIN MISMATCH CORRECTION FOR VOLTAGE-TO-DELAY PREAMPLIFIER ARRAY

      
Numéro d'application US2021063021
Numéro de publication 2022/140092
Statut Délivré - en vigueur
Date de dépôt 2021-12-13
Date de publication 2022-06-30
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Rajagopal, Narasimhan
  • Shetty, Chirag, Chandrahas
  • Shrivastava, Neeraj
  • K, Prasanth
  • Miglani, Eeshan

Abrégé

A method of using an analog-to-digital converter system includes receiving a sampled voltage corresponding to one of an input voltage and a known voltage, causing preamplifiers to generate output signals based on the sampled voltage, generating first and second signals based on the output signals, causing a delay-resolving delay-to-digital backend to generate a single-bit digital signal representing an order of receipt of the first and second signals, and adjusting one or more of the preamplifiers based on the digital signal. The disclosure also relates to a system which includes a voltage-to-delay frontend and a delay-resolving backend, and to a method which includes causing a delay comparator to generate a single-bit digital signal representing an order of receipt of input signals, causing the comparator to transmit a residue delay signal to a succeeding comparator, and transmitting a signal to adjust one or more of the preamplifiers based on the digital signal.

Classes IPC  ?

97.

DELAY FOLDING SYSTEM AND METHOD

      
Numéro d'application US2021064260
Numéro de publication 2022/140216
Statut Délivré - en vigueur
Date de dépôt 2021-12-20
Date de publication 2022-06-30
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Miglani, Eeshan
  • Pentakota, Visvesvaraya, Appala
  • Shetty, Chirag, Chandrahas

Abrégé

A system for converting a voltage into output codes includes logic gates for processing delay signals based on earlier and later arriving signals generated by preamplifiers, delay comparators for generating digital signals representative of most significant bits of respective codes, and for transmitting delay residue signals representative of less significant bits of the codes, and an auxiliary delay comparator for generating an auxiliary digital signal for use in generating the output codes. A system may include logic gates for generating delay signals based on earlier and later arriving signals, delay comparators for generating digital signals representative of most significant bits of respective codes, and for transmitting delay residue signals representative of less significant bits, and a multiplexer system for transmitting a selected one of the residue signals. According to one aspect of this description, no logic gate receives two delay signals from a single voltage-to-delay device.

Classes IPC  ?

  • H03M 1/14 - Conversion par étapes, avec pour chaque étape la mise en jeu de moyens de conversion identiques ou différents et délivrant plus d'un bit
  • H03M 1/44 - Comparaisons séquentielles dans des étages disposés en série avec changement de la valeur du signal analogique
  • H03M 1/50 - Convertisseurs analogiques/numériques avec conversion intermédiaire en intervalle de temps

98.

SAMPLING NETWORK WITH DYNAMIC VOLTAGE DETECTOR FOR DELAY OUTPUT

      
Numéro d'application US2021064262
Numéro de publication 2022/140218
Statut Délivré - en vigueur
Date de dépôt 2021-12-20
Date de publication 2022-06-30
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Miglani, Eeshan
  • Pentakota, Visvesvaraya, Appala
  • Venkataraman, Jagannathan

Abrégé

A dynamic voltage-to-delay device (30) may have voltage lines (40, 42) for receiving input signals during reset phases, and a current source (100), connected to the first and second voltage lines (40, 42), for increasing voltages on the voltage lines (40, 42) during active phases. The voltage-to-delay device (30) may also have comparators (56, 58), connected to the voltage lines (40, 42), for generating first and second output signals during the active phases when the voltages on the voltage lines (40, 42) reach a threshold voltage, such that a delay between the output signals is representative of a difference between voltages of the input signals. According to another aspect of this description, a voltage-to-delay device may have at least two current sources. According to another aspect of this description, comparators may have a tail node to which a voltage is applied during a reset phase, and a current source for reducing the voltage at the tail node, and thereby reducing a threshold voltage, during an active phase.

Classes IPC  ?

  • H03M 1/12 - Convertisseurs analogiques/numériques

99.

PROXIMITY SENSOR

      
Numéro d'application US2021061946
Numéro de publication 2022/132471
Statut Délivré - en vigueur
Date de dépôt 2021-12-06
Date de publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Koduri, Sreenivasan
  • Stark, Leslie, Edward

Abrégé

A method of manufacturing a sensor device (300) includes obtaining a semiconductor die structure (320) comprising a transmitter (305) and a receiver (310). Then, a first sacrificial stud (335) is affixed to the transmitter and a second sacrificial stud (340) is affixed to the receiver. The semiconductor die is affixed to a lead frame (350), and pads on the semiconductor die structure are wirebonded (355) to the lead frame. The lead frame, the semiconductor die structure, and the wirebonds are encapsulated in a molding compound (370), while the tops of the first and second sacrificial studs are left exposed. The first and second sacrificial studs prevent the molding compound from encapsulating the transmitter and the receiver, and are removed to expose the transmitter in a first cavity (375) and the receiver in a second cavity (380). In some examples, the semiconductor die structure includes a first semiconductor die comprising the transmitter and a second semiconductor die comprising the receiver.

Classes IPC  ?

  • H01L 31/18 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
  • H01L 31/173 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails structurellement associés, p.ex. formés dans ou sur un substrat commun, avec une ou plusieurs sources lumineuses électriques, p.ex. avec des sources lumineuses électroluminescentes, et en outre électriquement ou optiquement couplés avec lesdites sour le dispositif à semi-conducteur sensible au rayonnement étant commandé par la ou les sources lumineuses les sources lumineuses et les dispositifs sensibles au rayonnement étant tous des dispositifs semi-conducteurs caractérisés par au moins une barrière de potentiel ou de surface formés dans, ou sur un substrat commun

100.

FET CONSTRUCTION WITH COPPER PILLARS OR BUMP DIRECTLY OVER THE FET

      
Numéro d'application US2021061949
Numéro de publication 2022/132472
Statut Délivré - en vigueur
Date de dépôt 2021-12-06
Date de publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Jain, Manoj, Kumar

Abrégé

A method of forming a semiconductor device (200) with a metal pillar (260) overlapping a first top metal interconnect (222) and a second top metal interconnect (220) is disclosed. The metal pillar (260) overlapping the first top metal interconnect (222) and second top metal interconnect (220) is connected to the first top metal interconnect (222) by top metal vias (244) while the second top metal interconnect (220) does not contain top metal vias and remains free of a direct electrical connection to the metal pillar (260). The metal pillars (260) are attached directly to top metal vias (244) without a bond pad of metal. The elimination of the bond pad layer reduces the mask count, processing, and cost of the device (200). In addition, the elimination of the bond pad results in reduced die area requirements for the metal pillar (260).

Classes IPC  ?

  • H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
  • H01L 21/335 - Transistors à effet de champ
  1     2     3     ...     28        Prochaine page