Texas Instruments Incorporated

États‑Unis d’Amérique

Retour au propriétaire

1-100 de 21 149 pour Texas Instruments Incorporated et 14 filiales Trier par
Recheche Texte
Affiner par
Type PI
        Brevet 20 924
        Marque 225
Juridiction
        États-Unis 18 062
        International 2 960
        Europe 91
        Canada 36
Propriétaire / Filiale
[Owner] Texas Instruments Incorporated 19 122
National Semiconductor Corporation 1 898
Texas Instruments Japan, Ltd. 1 659
Texas Instruments Deutschland GmbH 120
Texas Instruments Limited 11
Voir plus
Date
Nouveautés (dernières 4 semaines) 139
2022 juin (MACJ) 113
2022 mai 109
2022 avril 70
2022 mars 84
Voir plus
Classe IPC
H01L 23/495 - Cadres conducteurs 576
G01R 31/28 - Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux 573
H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide 551
H01L 29/66 - Types de dispositifs semi-conducteurs 507
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée 455
Voir plus
Classe NICE
09 - Appareils et instruments scientifiques et électriques 209
42 - Services scientifiques, technologiques et industriels, recherche et conception 23
16 - Papier, carton et produits en ces matières 13
41 - Éducation, divertissements, activités sportives et culturelles 8
35 - Publicité; Affaires commerciales 7
Voir plus
Statut
En Instance 1 685
Enregistré / En vigueur 19 464
  1     2     3     ...     100        Prochaine page

1.

ON-FIELD PHASE CALIBRATION

      
Numéro d'application 17132857
Statut En instance
Date de dépôt 2020-12-23
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Rao, Sandeep
  • Subburaj, Karthik

Abrégé

A radar system is provided and includes a radar transceiver integrated circuit (IC) and a processor coupled to the radar transceiver IC. The radar transceiver IC includes a chirp generator configured to generate a plurality of chirp signals and a phase shifter configured to induce a signal phase shift. The radar transceiver IC is configured to transmit a frame of chirps based on the plurality of chirp signals and generate a plurality of digital signals, each digital signal corresponding to a respective reflection received based on the plurality of chirp signals. The processor is configured to control the phase shifter to induce the signal phase shift in a first subset of chirp signals of the plurality of chirp signals and determine a phase shift induced in the first subset of chirp signals by the phase shifter based on the digital signal.

Classes IPC  ?

  • G01S 13/58 - Systèmes de détermination de la vitesse ou de la trajectoire; Systèmes de détermination du sens d'un mouvement
  • G01S 7/40 - Moyens de contrôle ou d'étalonnage

2.

SYSTEM ARCHITECTURE TO DIRECTLY SYNCHRONIZE TIME-BASE BETWEEN ARM GENERIC TIMERS AND PCIE PTM PROTOCOL

      
Numéro d'application 17131180
Statut En instance
Date de dépôt 2020-12-22
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Wang, Jian

Abrégé

A system timer bus used by the processor elements in an ARM-based system on a chip (SoC) is driven using a Precision Time Measurement (PTM) value. This allows the processor elements to be synchronized to the PCIe ports that use PTM. When two SoCs are connected using PCIe links, this example allows the processor elements in both SoCs to be synchronized. As the processor elements are synchronized, associated tasks on the two SoCs are synchronized, so that overall operations are synchronized.

Classes IPC  ?

  • G06F 13/42 - Protocole de transfert pour bus, p.ex. liaison; Synchronisation
  • G06F 15/78 - Architectures de calculateurs universels à programmes enregistrés comprenant une seule unité centrale

3.

MANAGING AND MAINTAINING MULTIPLE DEBUG CONTEXTS IN A DEBUG EXECUTION MODE FOR REAL-TIME PROCESSORS

      
Numéro d'application 17693085
Statut En instance
Date de dépôt 2022-03-11
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Peck, Jason Lynn
  • Cooper, Gary A.
  • Koesler, Markus

Abrégé

A real-time debugger implementation maintains and manages multiple debug contexts allowing developers to interact with real-time applications without “breaking” the system in which the debug application is executing. The debugger allows multiple debug contexts to exist and allows break points in real-time and non-real-time code portions of one or more applications executing on a debug enabled core of a processor. A debug monitor function may be implemented as a hardware logic module on the same integrated circuit as the processor. Higher priority interrupt service requests may be serviced while otherwise maintaining a context for the debug session (e.g., stopped at a developer defined breakpoint). Accordingly, the application developer executing the debugger may not have to be concerned with processing occurring on the processor that may be unrelated to the current debug session.

Classes IPC  ?

  • G06F 11/36 - Prévention d'erreurs en effectuant des tests ou par débogage de logiciel

4.

MULTIPLE FEEDBACK FILTER

      
Numéro d'application 17124785
Statut En instance
Date de dépôt 2020-12-17
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Xu, Yang
  • Bright, William
  • Rahman, Hasibur

Abrégé

A circuit having an input and an output, the circuit comprising: a first amplifier having a first input, a second input and an output coupled to the output of the circuit; a first capacitor having a first terminal coupled to the first input of the first amplifier and a second terminal coupled to the output of the first amplifier; a first resistor having a first terminal coupled to the first input of the first amplifier and a second terminal; a buffer having an output coupled to the second terminal of the first resistor and an input; a second resistor having a first terminal coupled to the output of the first amplifier and a second terminal coupled to the input of the buffer; a second capacitor coupled between the input of the buffer and ground; and a third resistor coupled between the input of the buffer and the input of the circuit.

Classes IPC  ?

  • H03F 3/04 - Amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge ou uniquement des dispositifs à semi-conducteurs comportant uniquement des dispositifs à semi-conducteurs

5.

TRANSISTION FAULT TESTING OF FUNTIONALLY ASYNCHRONOUS PATHS IN AN INTEGRATED CIRCUIT

      
Numéro d'application 17690821
Statut En instance
Date de dépôt 2022-03-09
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Narayanan, Prakash
  • Rangachari, Sundarrajan
  • Saraf, Prashanth

Abrégé

A circuit includes a test circuit in an integrated circuit to test signal timing of a logic circuit under test in the integrated circuit. The signal timing includes timing measurements to determine if an output of the logic circuit under test changes state in response to a clock signal. The test circuit includes a bit register that specifies which bits of the logic circuit under test are to be tested in response to the clock signal. A configuration register specifies a selected clock source setting from multiple clock source settings corresponding to a signal speed. The selected clock source is employed to perform the timing measurements of the specified bits of the bit register.

Classes IPC  ?

  • G01R 31/3183 - Génération de signaux d'entrée de test, p.ex. vecteurs, formes ou séquences de test
  • G01R 31/3185 - Reconfiguration pour les essais, p.ex. LSSD, découpage
  • G01R 31/3181 - Tests fonctionnels
  • G01R 31/317 - Tests de circuits numériques

6.

COMMUNICATION CONTROLLER SHORT PROTECTION

      
Numéro d'application 17693299
Statut En instance
Date de dépôt 2022-03-11
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Ontiveros, Jacob Henry

Abrégé

Aspects of the disclosure provide for a circuit. In some examples, the circuit includes a first current source having a terminal coupled to a first node and a second terminal, a first switch coupled between the second terminal of the first current source and a second node, a first resistor coupled between the second node and a ground terminal, a second current source having a terminal coupled to the first node and a second terminal, a second switch coupled between the second terminal of the second current source and a third node, a second resistor coupled between the third node and the ground terminal, a third current source having a terminal coupled to the first node and a second terminal, a third switch coupled between the second terminal of the third current source and a fourth node, and a third resistor coupled between the fourth node and the ground terminal.

Classes IPC  ?

  • H02H 3/16 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions électriques normales de travail avec ou sans reconnexion sensibles à un courant de défaut à la terre ou à la masse
  • H01R 13/66 - Association structurelle avec des composants électriques incorporés
  • H02H 1/00 - CIRCUITS DE PROTECTION DE SÉCURITÉ - Détails de circuits de protection de sécurité
  • G06F 13/38 - Transfert d'informations, p.ex. sur un bus

7.

VOLTAGE CONVERTER WITH LOOP CONTROL

      
Numéro d'application 17130799
Statut En instance
Date de dépôt 2020-12-22
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Mai, Junjie
  • Jing, Weibing
  • Guo, Jian

Abrégé

A voltage converter system includes a switch configured to switch between first and second states responsive to a first control signal. Timer circuitry is configured to generate a timing signal representing a duration of the first state based on input and output voltages of the voltage converter system. Control logic is coupled to the switch and the timer circuitry, and configured to generate the first control signal based on a second control signal. The second control signal is based on a feedback voltage and a reference voltage. Timer control circuitry is coupled to the control logic and the timer circuitry, and configured to: detect a phase difference between the first control signal and the second control signal; and adjust the timer circuitry to change the duration based on the phase difference.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H03K 3/037 - Circuits bistables
  • H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle

8.

CAPACITIVE-SENSING ROTARY ENCODER

      
Numéro d'application 17326936
Statut En instance
Date de dépôt 2021-05-21
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Cheng, Lichang
  • Qui, Zichen
  • Hu, Songhua
  • Li, Yang

Abrégé

An apparatus is provided and includes a rotary encoder that comprises a stator, a rotor, and a controller. The stator has an opening adapted to surround a first portion of a rotatable shaft, a transmit region, and a receive region. The rotor has an opening adapted to surround a second portion of the rotatable shaft, an annular conductive region, and at least one conductor electrically coupled with the annular conductive region. The controller has an input coupled to the receive region and has an output coupled to the transmit region. The controller is configured to transmit a first signal on the output of the controller and to the transmit region of the stator, receive a second signal on the input of the controller and from the receive region of the stator, and determine, based on the second signal, a proximity of the at least one conductor to the receive region.

Classes IPC  ?

  • G01D 5/241 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensible; Moyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminé; Transducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier la capacité par mouvement relatif d'électrodes de condensateur

9.

DELAY FOLDING SYSTEM AND METHOD

      
Numéro d'application 17129180
Statut En instance
Date de dépôt 2020-12-21
Date de la première publication 2022-06-23
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Miglani, Eeshan
  • Pentakota, Visvesvaraya Appala
  • Shetty, Chirag Chandrahas

Abrégé

A system for converting a voltage into output codes includes logic gates for processing delay signals based on earlier and later arriving signals generated by preamplifiers, delay comparators for generating digital signals representative of most significant bits of respective codes, and for transmitting delay residue signals representative of less significant bits of the codes, and an auxiliary delay comparator for generating an auxiliary digital signal for use in generating the output codes. A system may include logic gates for generating delay signals based on earlier and later arriving signals, delay comparators for generating digital signals representative of most significant bits of respective codes, and for transmitting delay residue signals representative of less significant bits, and a multiplexer system for transmitting a selected one of the residue signals.

Classes IPC  ?

  • H03M 1/50 - Convertisseurs analogiques/numériques avec conversion intermédiaire en intervalle de temps
  • H03M 1/20 - Augmentation de la résolution par l'utilisation d'un système à n bits pour obtenir n+m bits, p.ex. par addition d'un signal aléatoire
  • H03M 1/46 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p.ex. du type à approximations successives avec convertisseur numérique/analogique pour fournir des valeurs de référence au convertisseur

10.

DEVICE PROVISIONING

      
Numéro d'application 17125554
Statut En instance
Date de dépôt 2020-12-17
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Alpert, Yaron
  • Elgavi, Shmulik
  • Cherches, Barak

Abrégé

A network device includes a wireless transceiver configured to establish a bi-directional communication channel with a network gateway. The network device also includes a visible light communication (VLC) interface configured to establish a visible light communication channel with a configurator for the network gateway. The network device further includes a controller configured to operate with the configurator to execute out-of-band (OOB) provisioning of the network device for the network gateway, wherein data communicated on the visible light communication channel includes a portion of information related to bootstrap provisioning the network device with the network gateway using the device provisioning protocol (DPP).

Classes IPC  ?

  • H04W 12/06 - Authentification
  • H04L 29/06 - Commande de la communication; Traitement de la communication caractérisés par un protocole
  • H04W 84/12 - Réseaux locaux sans fil [WLAN Wireless Local Area Network]
  • H04W 88/16 - Dispositions de passerelles
  • H05B 47/19 - Commande de la source lumineuse par télécommande via une transmission sans fil
  • H04B 10/116 - Communications par lumière visible

11.

VOLTAGE CONVERTER WITH LOOP CONTROL

      
Numéro d'application 17130775
Statut En instance
Date de dépôt 2020-12-22
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Mai, Junjie
  • Jing, Weibing
  • Guo, Jian

Abrégé

A voltage converter system includes a switch adapted to be coupled to an inductor, and configured to switch between first and second states responsive to a control signal. Calibration circuitry is configured to generate a calibration signal, including setting the calibration signal to a particular value for a particular time responsive to a transient from a first load condition of the voltage converter system to a second load condition of the voltage converter system. Control circuitry is coupled to the calibration circuitry and configured to generate the control signal based on a combination of a feedback voltage, a reference voltage, the calibration signal, and a periodic signal.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/15 - Dispositions de réduction des ondulations d'une entrée ou d'une sortie en courant continu utilisant des éléments actifs

12.

VOLTAGE CONVERTER WITH LOOP CONTROL

      
Numéro d'application 17130745
Statut En instance
Date de dépôt 2020-12-22
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Chen, Biao
  • Ruan, Jiancong
  • Tan, Runqin

Abrégé

A converter system includes a switch adapted to be coupled to an inductor, and configured to switch between first and second states responsive to a loop control signal. Calibration circuitry is configured to operate in first and second control modes, provide a calibration voltage in the first control mode, and store the calibration voltage in the second control mode. In a first instance of the first control mode, the calibration voltage is based on a difference between a feedback voltage and a reference voltage. In a second instance of the first control mode, the calibration voltage is the stored calibration voltage from the second control mode. A comparator is coupled to the switch and the calibration unit, and is configured to provide the loop control signal based on a combination of at least the feedback voltage, the reference voltage, the calibration voltage, and a periodic signal.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/15 - Dispositions de réduction des ondulations d'une entrée ou d'une sortie en courant continu utilisant des éléments actifs

13.

SCROLLING LASER ILLUMINATION WITH A PHASE LIGHT MODULATOR

      
Numéro d'application US2021063014
Numéro de publication 2022/132612
Statut Délivré - en vigueur
Date de dépôt 2021-12-13
Date de publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Bartlett, Terry, Alan
  • Oberascher, Kristofer, Scott
  • Lyubarsky, Alexander

Abrégé

A display device (200) includes laser light sources (201, 202 and 203) configured to emit respective light beams at respective wavelengths for respective color modes, a PLM (210) configured to reflect and scroll the light beams on a projection surface, and lenses (240) configured to project the light beams from the laser light sources (201, 202 and 203) onto respective nonoverlapping areas on the PLM (210).

Classes IPC  ?

  • H04N 9/31 - Dispositifs de projection pour la présentation d'images en couleurs
  • G02B 27/18 - Systèmes ou appareils optiques non prévus dans aucun des groupes , pour projection optique, p.ex. combinaison de miroir, de condensateur et d'objectif
  • G03B 21/00 - Projecteurs ou visionneuses du type par projection; Leurs accessoires

14.

STACKABLE TIMER

      
Numéro d'application US2021063016
Numéro de publication 2022/132613
Statut Délivré - en vigueur
Date de dépôt 2021-12-13
Date de publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Hariharan, Rakesh
  • Madhyastha, Sumantha, Manoor

Abrégé

A plurality of timer circuit blocks (201, 202, 203) including at least a first timer circuit block (201) and a second timer circuit block (202). Each of the plurality of timer circuit blocks (201, 202, 203) may be selectively coupled by at least one of a first programmable matrix and a second programmable matrix. In some examples, the first programmable matrix may be configured to couple a second trigger input (205) of the first timer circuit block (201) with a first trigger output (213) of the second timer circuit block (202).

Classes IPC  ?

  • G06F 1/08 - Générateurs d'horloge ayant une fréquence de base modifiable ou programmable
  • H03K 19/177 - Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion utilisant des éléments spécifiés utilisant des circuits logiques élémentaires comme composants disposés sous forme matricielle

15.

PROXIMITY SENSOR

      
Numéro d'application US2021061946
Numéro de publication 2022/132471
Statut Délivré - en vigueur
Date de dépôt 2021-12-06
Date de publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Koduri, Sreenivasan
  • Stark, Leslie, Edward

Abrégé

A method of manufacturing a sensor device (300) includes obtaining a semiconductor die structure (320) comprising a transmitter (305) and a receiver (310). Then, a first sacrificial stud (335) is affixed to the transmitter and a second sacrificial stud (340) is affixed to the receiver. The semiconductor die is affixed to a lead frame (350), and pads on the semiconductor die structure are wirebonded (355) to the lead frame. The lead frame, the semiconductor die structure, and the wirebonds are encapsulated in a molding compound (370), while the tops of the first and second sacrificial studs are left exposed. The first and second sacrificial studs prevent the molding compound from encapsulating the transmitter and the receiver, and are removed to expose the transmitter in a first cavity (375) and the receiver in a second cavity (380). In some examples, the semiconductor die structure includes a first semiconductor die comprising the transmitter and a second semiconductor die comprising the receiver.

Classes IPC  ?

  • H01L 31/18 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
  • H01L 31/173 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails structurellement associés, p.ex. formés dans ou sur un substrat commun, avec une ou plusieurs sources lumineuses électriques, p.ex. avec des sources lumineuses électroluminescentes, et en outre électriquement ou optiquement couplés avec lesdites sour le dispositif à semi-conducteur sensible au rayonnement étant commandé par la ou les sources lumineuses les sources lumineuses et les dispositifs sensibles au rayonnement étant tous des dispositifs semi-conducteurs caractérisés par au moins une barrière de potentiel ou de surface formés dans, ou sur un substrat commun

16.

FET CONSTRUCTION WITH COPPER PILLARS OR BUMP DIRECTLY OVER THE FET

      
Numéro d'application US2021061949
Numéro de publication 2022/132472
Statut Délivré - en vigueur
Date de dépôt 2021-12-06
Date de publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Jain, Manoj, Kumar

Abrégé

A method of forming a semiconductor device (200) with a metal pillar (260) overlapping a first top metal interconnect (222) and a second top metal interconnect (220) is disclosed. The metal pillar (260) overlapping the first top metal interconnect (222) and second top metal interconnect (220) is connected to the first top metal interconnect (222) by top metal vias (244) while the second top metal interconnect (220) does not contain top metal vias and remains free of a direct electrical connection to the metal pillar (260). The metal pillars (260) are attached directly to top metal vias (244) without a bond pad of metal. The elimination of the bond pad layer reduces the mask count, processing, and cost of the device (200). In addition, the elimination of the bond pad results in reduced die area requirements for the metal pillar (260).

Classes IPC  ?

  • H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
  • H01L 21/335 - Transistors à effet de champ

17.

INSULATED-GATE BIPOLAR TRANSISTOR WITH INTEGRATED SCHOTTKY BARRIER

      
Numéro d'application 17129495
Statut En instance
Date de dépôt 2020-12-21
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Chen, Zaichen
  • Salman, Akram Ali
  • Edwards, Henry Litzmann

Abrégé

In an example, an electronic device includes a first well having a first conductivity type within a semiconductor substrate and a second well having a second opposite conductivity type within the semiconductor substrate and touching the first well. The device further includes a third well having the first conductivity type within the second well. A metallic structure in direct contact with at least a portion of a surface of the third well thereby forms a Schottky barrier between the third well and the metallic structure.

Classes IPC  ?

  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 21/8249 - Technologie bipolaire et MOS

18.

STACKABLE TIMER

      
Numéro d'application 17463829
Statut En instance
Date de dépôt 2021-09-01
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Hariharan, Rakesh
  • Madhyastha, Sumantha Manoor

Abrégé

An system-on-a-chip (“SoC”) is provided. In some examples, the SoC includes a processor and a plurality of timer circuit blocks including at least a first timer circuit block and a second timer circuit block. Each of the plurality of timer circuit blocks may be selectively coupled by at least one of a first programmable matrix and a second programmable matrix. In some examples, the first programmable matrix may be configured to couple a second trigger input of the first timer circuit block with a first trigger output of the second timer circuit block. In some examples, the second programmable matrix is configured to couple a second fault input of the first timer circuit block with a first fault output of the second timer circuit block.

Classes IPC  ?

  • H03K 19/177 - Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion utilisant des éléments spécifiés utilisant des circuits logiques élémentaires comme composants disposés sous forme matricielle
  • H03K 21/08 - Circuits de sortie
  • G06F 1/08 - Générateurs d'horloge ayant une fréquence de base modifiable ou programmable

19.

DYNAMICALLY BIASED POWER AMPLIFICATION

      
Numéro d'application 17690415
Statut En instance
Date de dépôt 2022-03-09
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Sahu, Debapriya
  • Chatterjee, Rohit

Abrégé

One example includes a device that is comprised of a pre-power amplifier, a power amplifier, a signal path, and a dynamic bias circuit. The pre-power amplifier amplifies an input signal and outputs a first amplified signal. The power amplifier receives the first amplified signal and amplifies the first amplified signal based on a dynamic bias signal to produce a second amplified signal at an output thereof. The signal path is coupled between an output of the pre-power amplifier and an input of the power amplifier. The dynamic bias circuit monitors the first amplified signal, generates the dynamic bias signal, and outputs the dynamic bias into the signal path.

Classes IPC  ?

  • H03F 1/02 - Modifications des amplificateurs pour augmenter leur rendement, p.ex. étages classe A à pente glissante, utilisation d'une oscillation auxiliaire
  • H03F 3/21 - Amplificateurs de puissance, p.ex. amplificateurs de classe B, amplificateur de classe C comportant uniquement des dispositifs à semi-conducteurs
  • H03F 3/193 - Amplificateurs à haute fréquence, p.ex. amplificateurs radiofréquence comportant uniquement des dispositifs à semi-conducteurs comportant des dispositifs à effet de champ
  • H03F 3/45 - Amplificateurs différentiels

20.

Distributed Session Owner Across Multiple Entities

      
Numéro d'application 17131596
Statut En instance
Date de dépôt 2020-12-22
Date de la première publication 2022-06-23
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Carmeli, Asaf
  • Alpert, Yaron
  • Cherches, Barak

Abrégé

In described examples, ownership of a network protocol-based session is distributed across multiple entities. A session is established between a remote entity and a first processing node on a local device, such that the first processing node is the session owner of the session on the local device. During the session, ownership of the session is transferred from the first processing node to a second processing node on the local device, such that the second processing node becomes the session owner of the session on the local device. The session is then operated between the remote entity and the second processing node as the session owner.

Classes IPC  ?

  • H04L 29/08 - Procédure de commande de la transmission, p.ex. procédure de commande du niveau de la liaison
  • H04L 29/06 - Commande de la communication; Traitement de la communication caractérisés par un protocole

21.

Method and Apparatus for Processing RGB-Infrared (RGB-IR) Sensor Data

      
Numéro d'application 17129818
Statut En instance
Date de dépôt 2020-12-21
Date de la première publication 2022-06-23
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Dabral, Shashank
  • Hua, Gang
  • Mody, Mihir Narendra

Abrégé

A method for processing RGB-Infrared (RGB-IR) sensor data is provided that includes receiving a raw RGB-IR image, determining whether to process the raw RGB-IR image in day mode or night mode, generating, when day mode is determined, an infrared (IR) subtracted raw Bayer image from the raw RGB-IR image and processing the IR subtracted raw Bayer image in an image signal processor (ISP), and generating, when night mode is determined, an IR image from the raw RGB-IR image.

Classes IPC  ?

  • G06T 3/40 - Changement d'échelle d'une image entière ou d'une partie d'image
  • H04N 5/33 - Transformation des rayonnements infrarouges
  • H01L 27/146 - Structures de capteurs d'images
  • H04N 9/04 - Générateurs de signaux d'image

22.

SENSOR PACKAGE CAVITIES WITH POLYMER FILMS

      
Numéro d'application 17125487
Statut En instance
Date de dépôt 2020-12-17
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Koduri, Sreenivasan Kalyani
  • Stark, Leslie Edward

Abrégé

In examples, a sensor package includes a semiconductor die, a sensor on the semiconductor die, and a mold compound covering the semiconductor die. The mold compound includes a sensor cavity over the sensor. The sensor package includes a polymer film member on the sensor and circumscribed by a wall of the mold compound forming the sensor cavity. The polymer film member is exposed to an exterior environment of the sensor package.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/29 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par le matériau

23.

NON-VOLATILE MEMORY COMPRESSION FOR MEMORY REPAIR

      
Numéro d'application 17125244
Statut En instance
Date de dépôt 2020-12-17
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Varadarajan, Devanathan
  • Venkatasubramanian, Ramakrishnan
  • Singh, Varun

Abrégé

One example includes an integrated circuit (IC). The IC includes non-volatile memory and logic. The logic is configured to receive repair code associated with a memory instance and assign a compression parameter to the repair code based on a configuration of the memory instance. The logic is also configured to compress the repair code based on the compression parameter to produce compressed repair code and to provide compressed repair data that includes the compressed repair code and compression control data that identifies the compression parameter. A non-volatile memory controller is coupled between the non-volatile memory and the logic. The non-volatile memory controller is configured to transfer the compressed repair data to and/or from the non-volatile memory.

Classes IPC  ?

  • G06F 11/14 - Détection ou correction d'erreur dans les données par redondance dans les opérations, p.ex. en utilisant différentes séquences d'opérations aboutissant au même résultat
  • H03M 7/30 - Compression; Expansion; Elimination de données inutiles, p.ex. réduction de redondance

24.

FIN TRANSISTORS WITH DOPED CONTROL LAYER FOR JUNCTION CONTROL

      
Numéro d'application 17128545
Statut En instance
Date de dépôt 2020-12-21
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Mehrotra, Manoj

Abrégé

In a described example, an integrated circuit includes a substrate of a semiconductor material, a source region, a gate region, a drain region and a fin structure formed on the substrate. The fin structure includes the gate region, the source region and a drift region between the gate region and the drain region. A doped control layer is formed along at least one sidewall of the fin structure over the drift region.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 27/088 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type comprenant uniquement des composants à effet de champ les composants étant des transistors à effet de champ à porte isolée
  • H01L 21/8234 - Technologie MIS

25.

SCROLLING LASER ILLUMINATION WITH A PHASE LIGHT MODULATOR

      
Numéro d'application 17539039
Statut En instance
Date de dépôt 2021-11-30
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Bartlett, Terry Alan
  • Oberascher, Kristofer Scott
  • Lyubarsky, Alexander

Abrégé

A display device includes laser light sources configured to emit respective light beams at respective wavelengths for respective color modes, a PLM configured to reflect and scroll the light beams on a projection surface, and lenses configured to project the light beams from the laser light sources onto respective nonoverlapping areas on the PLM.

Classes IPC  ?

  • G03B 21/20 - Boîtes à lumière
  • G02F 1/29 - Dispositifs ou systèmes pour la commande de l'intensité, de la couleur, de la phase, de la polarisation ou de la direction de la lumière arrivant d'une source lumineuse indépendante, p.ex. commutation, ouverture de porte ou modulation; Optique non linéaire pour la commande de la position ou de la direction des rayons lumineux, c. à d. déflexion

26.

EXPOSING VALID BYTE LANES AS VECTOR PREDICATES TO CPU

      
Numéro d'application 17687780
Statut En instance
Date de dépôt 2022-03-07
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Zbiciak, Joseph
  • Tran, Son H.

Abrégé

A streaming engine employed in a digital data processor specifies a fixed read only data stream. Once fetched data elements in the data stream are disposed in lanes in a stream head register in the fixed order. Some lanes may be invalid, for example when the number of remaining data elements are less than the number of lanes in the stream head register. The streaming engine automatically produces a valid data word stored in a stream valid register indicating lanes holding valid data. The data in the stream valid register may be automatically stored in a predicate register or otherwise made available. This data can be used to control vector SIMD operations or may be combined with other predicate register data.

Classes IPC  ?

  • G06F 9/30 - Dispositions pour exécuter des instructions machines, p.ex. décodage d'instructions
  • G06F 9/35 - Adressage indirect
  • G06F 9/38 - Exécution simultanée d'instructions

27.

BUILT-IN MEMORY REPAIR WITH REPAIR CODE COMPRESSION

      
Numéro d'application 17125323
Statut En instance
Date de dépôt 2020-12-17
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Varadarajan, Devanathan
  • Singh, Varun

Abrégé

In a described example, an integrated circuit (IC) includes a repairable memory system. A repair controller is coupled to the repairable memory system. The repair controller includes compression logic configured to encode memory repair code data for a respective instance of the repairable memory system and provide compressed repair data. A non-volatile memory controller is coupled to the repair controller and to non-volatile memory. The non-volatile memory controller is configured to transfer the compressed repair data to the non-volatile memory for storage.

Classes IPC  ?

  • G11C 29/44 - Indication ou identification d'erreurs, p.ex. pour la réparation
  • G11C 29/40 - Dispositifs de vérification de réponse utilisant des techniques de compression
  • G11C 29/16 - Mise en œuvre d'une logique de commande, p.ex. décodeurs de mode de test utilisant des unités microprogrammées, p.ex. machines à états logiques

28.

AT-SPEED TEST ACCESS PORT OPERATIONS

      
Numéro d'application 17692057
Statut En instance
Date de dépôt 2022-03-10
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Whetsel, Lee D.

Abrégé

In some examples, an integrated circuit comprises: a TDI input, a TDO output, a TCK input and a TMS input; a TAP state machine (TSM) having an input coupled to the TCK input, an input coupled to the TMS input, an instruction register control output, a TSM data register control (DRC) output, and a TSM state output; an instruction register having an input coupled to the TDI input, an output coupled to the TDO output, and a control input coupled to the instruction register control output of the TAP state machine; router circuitry including a TSM DRC input coupled to the TSM DRC output, a control DRC input coupled to the TSM state output, and a router DRC output; and a data register having an input coupled to the TDI input, an output coupled to the TDO output, and a data register DRC input coupled to the router DRC output.

Classes IPC  ?

  • G01R 31/3177 - Tests de fonctionnement logique, p.ex. au moyen d'analyseurs logiques
  • G01R 31/3185 - Reconfiguration pour les essais, p.ex. LSSD, découpage
  • G06F 11/26 - Tests fonctionnels
  • G01R 31/317 - Tests de circuits numériques
  • H01L 27/32 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants qui utilisent des matériaux organiques comme partie active, ou qui utilisent comme partie active une combinaison de matériaux organiques et d'autres matériaux avec des composants spécialement adaptés pour l'émission de lumière, p.ex. panneaux d'affichage plats utilisant des diodes émettrices de lumière organiques
  • H01L 51/52 - Dispositifs à l'état solide qui utilisent des matériaux organiques comme partie active, ou qui utilisent comme partie active une combinaison de matériaux organiques et d'autres matériaux; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de tels dispositifs ou de leurs parties constitutives spécialement adaptés pour l'émission de lumière, p.ex. diodes émettrices de lumière organiques (OLED) ou dispositifs émetteurs de lumière à base de polymères (PLED) - Détails des dispositifs
  • H01L 51/56 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de tels dispositifs ou de leurs parties constitutives

29.

CALIBRATION OF SKEW BETWEEN CLOCK PHASES

      
Numéro d'application 17245711
Statut En instance
Date de dépôt 2021-04-30
Date de la première publication 2022-06-23
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Xavier, Ani
  • Venkataraman, Jagannathan
  • Velisetti, Raviteja

Abrégé

A first logic gate has a first input coupled to a first circuit input or a second circuit input, a second input selectively coupled to a third circuit input or a fourth circuit input, and a first output. The first output has a signal with a duty cycle that is a function of a phase difference between a first signal on the first input and a second signal on the second input. A second logic gate has a third input coupled to the third circuit input or the fourth circuit input, a fourth input coupled to the second circuit input or the fourth circuit input, and a second output. The second output has a signal with a duty cycle that is a function of a phase difference between a third signal on the third input and a fourth signal on the fourth input.

Classes IPC  ?

  • G06F 1/10 - Répartition des signaux d'horloge
  • H03L 7/081 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase avec un déphaseur commandé additionnel

30.

SEMICONDUCTOR ON INSULATOR ON WIDE BAND-GAP SEMICONDUCTOR

      
Numéro d'application 17130969
Statut En instance
Date de dépôt 2020-12-22
Date de la première publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Kocon, Christopher Boguslaw

Abrégé

A semiconductor device includes a first semiconductor structure. The first semiconductor structure includes a first semiconductor material having a band-gap. The first semiconductor structure has a first surface. An insulating layer has first and second opposing surfaces. The first surface of the insulating layer is on the first surface of the first semiconductor structure. A second semiconductor structure is on the second surface of the insulating layer and includes a second semiconductor material having a band-gap that is smaller than the band-gap of the first semiconductor material. A floating electrode couples the first semiconductor structure to the second semiconductor structure.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/267 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, des éléments couverts par plusieurs des groupes , , , , dans différentes régions semi-conductrices
  • H01L 29/40 - Electrodes
  • H01L 29/66 - Types de dispositifs semi-conducteurs

31.

SOUNDING REFERENCE SIGNAL PROCESSING FOR LTE

      
Numéro d'application 17694221
Statut En instance
Date de dépôt 2022-03-14
Date de la première publication 2022-06-23
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Bertrand, Pierre
  • Ekpenyong, Anthony Edet

Abrégé

A wireless communication receiver including a serial to parallel converter receiving an radio frequency signal, a fast Fourier transform device connected to said serial to parallel converter converting NFFT corresponding serial signals into a frequency domain; an EZC root sequence unit generating a set of root sequence signals; an element-by-element multiply unit forming a set of products including a product of each of said frequency domain signals from said fast Fourier transform device and a corresponding root sequence signal, an NSRS-length IDFT unit performing a group cyclic-shift de-multiplexing of the products and a discrete Fourier transform unit converting connected cyclic shift de-multiplexing signals back to frequency-domain.

Classes IPC  ?

  • H04L 27/26 - Systèmes utilisant des codes à fréquences multiples
  • H04J 13/00 - Systèmes de multiplexage en code
  • H04L 25/02 - Systèmes à bande de base - Détails
  • H04L 5/00 - Dispositions destinées à permettre l'usage multiple de la voie de transmission

32.

NON-VOLATILE MEMORY COMPRESSION FOR MEMORY REPAIR

      
Numéro d'application US2021063951
Numéro de publication 2022/133166
Statut Délivré - en vigueur
Date de dépôt 2021-12-17
Date de publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Varadarajan, Devanathan
  • Venkatasubramanian, Ramarkrishnan
  • Singh, Varun

Abrégé

One example includes an integrated circuit (IC) (100). The IC (100) includes non-volatile memory (106) and logic (108). The logic (108) is configured to receive repair code associated with a memory instance and assign a compression parameter to the repair code based on a configuration of the memory instance. The logic (108) is also configured to compress the repair code based on the compression parameter to produce compressed repair code and to provide compressed repair data that includes the compressed repair code and compression control data that identifies the compression parameter. A non-volatile memory controller (104) is coupled between the non-volatile memory (106) and the logic (108). The non-volatile memory controller (104) is configured to transfer the compressed repair data to and /or from the non-volatile memory (106).

Classes IPC  ?

  • G11C 14/00 - Mémoires numériques caractérisées par des dispositions de cellules ayant des propriétés de mémoire volatile et non volatile pour sauvegarder l'information en cas de défaillance de l'alimentation
  • G06F 12/16 - Protection contre la perte de contenus de mémoire

33.

CAPACITIVE-SENSING ROTARY ENCODER

      
Numéro d'application CN2020137605
Numéro de publication 2022/126596
Statut Délivré - en vigueur
Date de dépôt 2020-12-18
Date de publication 2022-06-23
Propriétaire
  • TEXAS INSTRUMENTS INCORPORATED (USA)
  • TEXAS INSTRUMENTS JAPAN LIMITED (Japon)
Inventeur(s)
  • Cheng, Lichang
  • Qiu, Zichen
  • Hu, Songhua
  • Li, Yang

Abrégé

An apparatus is provided and includes a rotary encoder that comprises a stator (214), a rotor (212), and a controller (218). The stator (214) has an opening adapted to surround a first portion of a rotatable shaft (210), a transmit region, and a receive region. The rotor (212) has an opening adapted to surround a second portion of the rotatable shaft (210), an annular conductive region, and at least one conductor electrically coupled with the annular conductive region. The controller (218) has an input coupled to the receive region and has an output coupled to the transmit region. The controller (218) is configured to transmit a first signal on the output of the controller (218) and to the transmit region of the stator (214), receive a second signal on the input of the controller (218) and from the receive region of the stator (214), and determine, based on the second signal, a proximity of the at least one conductor to the receive region.

Classes IPC  ?

  • G01D 5/241 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensible; Moyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminé; Transducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier la capacité par mouvement relatif d'électrodes de condensateur
  • G01R 27/26 - Mesure de l'inductance ou de la capacitance; Mesure du facteur de qualité, p.ex. en utilisant la méthode par résonance; Mesure de facteur de pertes; Mesure des constantes diélectriques

34.

BUILT-IN MEMORY REPAIR WITH REPAIR CODE COMPRESSION

      
Numéro d'application US2021063654
Numéro de publication 2022/132993
Statut Délivré - en vigueur
Date de dépôt 2021-12-16
Date de publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Varadarajan, Devanathan
  • Singh, Varun

Abrégé

In a described example, an integrated circuit (IC) (100) includes a repairable memory system (104, 106). A repair controller (102) is coupled to the repairable memory system (104, 106). The repair controller (102) includes compression logic (112) configured to encode memory repair code data for a respective instance of the repairable memory system (104, 106) and provide compressed repair data. A non-volatile memory controller (120) is coupled to the repair controller (102) and to non-volatile memory (114). The non-volatile memory controller (120) is configured to transfer the compressed repair data to the non-volatile memory (114) for storage.

Classes IPC  ?

  • G11C 29/44 - Indication ou identification d'erreurs, p.ex. pour la réparation

35.

ON-OFF KEYING RECEIVERS

      
Numéro d'application US2021063191
Numéro de publication 2022/132685
Statut Délivré - en vigueur
Date de dépôt 2021-12-14
Date de publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Kumar, Viswanathan Venkatesh
  • Banerjee, Deep
  • Goyal, Shishir
  • Nasum Subramanyam, Sreeram

Abrégé

An on-off keying (OOK) receiver circuit includes a band-pass filter (801) and an envelope detector (404). The band-pass filter (801) includes a high-pass filter, a low-pass filter, and a switch. The high-pass filter is configured to filter an OOK input signal. The low-pass filter is configured to filter an output signal of the high-pass filter. The switch is coupled to an output of the high-pass filter, and is configured to, with each cycle of the OOK input signal, dissipate energy stored in the band¬ pass filter (801). The envelope detector (404) is configured to receive a filtered OOK input signal from the band-pass filter (801), and to generate an OOK output signal based on the filtered OOK input signal.

Classes IPC  ?

  • H04L 27/02 - Systèmes à courant porteur à modulation d'amplitude, p.ex. utilisant la manipulation par tout ou rien; Modulation à bande latérale unique ou à bande résiduelle

36.

DEVICE PROVISIONING

      
Numéro d'application US2021063022
Numéro de publication 2022/132616
Statut Délivré - en vigueur
Date de dépôt 2021-12-13
Date de publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Alpert, Yaron
  • Elgavi, Shmulik
  • Cherches, Barak

Abrégé

A network device (104) includes a wireless transceiver (120) configured to establish a bi-directional communication channel with a network gateway (112). The network device (104) also includes a visible light communication (VLC) interface (124) configured to establish a visible light communication channel (128) with a configurator (136) for the network gateway (112). The network device (104) further includes a controller (132) configured to operate with the configurator (136) to execute out-of-band (OOB) provisioning of the network device (104) for the network gateway (112), wherein data communicated on the visible light communication channel (128) includes a portion of information related to bootstrap provisioning the network device (104) with the network gateway (112) using the device provisioning protocol (DPP).

Classes IPC  ?

  • H04L 12/28 - Réseaux de données à commutation caractérisés par la configuration des liaisons, p.ex. réseaux locaux [LAN Local Area Networks] ou réseaux étendus [WAN Wide Area Networks]
  • H04W 12/06 - Authentification
  • H04B 10/116 - Communications par lumière visible

37.

HARDWARE-BASED SECURITY AUTHENTICATION

      
Numéro d'application US2021063000
Numéro de publication 2022/132606
Statut Délivré - en vigueur
Date de dépôt 2021-12-13
Date de publication 2022-06-23
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • North, Gregory, Allen
  • Roine, Per, Torstein
  • Peeters, Eric, Thierry, Jean

Abrégé

A system includes a multiplexer (710, 720), an input/output (I/O) pin (719), a logic circuit (712, 722), and a control register (330). The multiplexer (710, 720) has multiple inputs, an output, and a selection input. The logic circuit (712, 722) is coupled between the multiplexer (710, 720) and the I/O pin (719). The logic circuit (712, 722) has a first input. The control register (330) includes first and second bit fields corresponding to the I/O pin. The first bit field is coupled to the selection input of the multiplexer (710, 720), and the second bit field is coupled to the first input of the logic circuit (712, 722).

Classes IPC  ?

  • G06F 21/73 - Protection de composants spécifiques internes ou périphériques, où la protection d'un composant mène à la protection de tout le calculateur pour assurer la sécurité du calcul ou du traitement de l’information par création ou détermination de l’identification de la machine, p.ex. numéros de série
  • G06F 21/82 - Protection des dispositifs de saisie, d’affichage de données ou d’interconnexion

38.

Oscillator with bulk-acoustic wave (BAW) resonator and series-resonance topology

      
Numéro d'application 17189556
Numéro de brevet 11368124
Statut Délivré - en vigueur
Date de dépôt 2021-03-02
Date de la première publication 2022-06-21
Date d'octroi 2022-06-21
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Kalia, Sachin
  • Dinc, Tolga
  • Bahr, Bichoy
  • Sankaran, Swaminathan

Abrégé

An oscillator includes: a bulk-acoustic wave (BAW) resonator having a first BAW resonator terminal and a second BAW resonator terminal; and an active circuit coupled to the first and second BAW resonator terminals and having a series resonance topology with: a first transistor; a second transistor; a first resistor; a second resistor; a capacitive network coupled to first and second BAW resonator terminals and to respective current terminals of the first and second transistors; and an inductor having a first inductor terminal and a second inductor terminal, the first inductor terminal coupled to the capacitive network, and the second inductor terminal coupled to ground terminal.

Classes IPC  ?

  • H03B 5/32 - Production d'oscillation au moyen d'un amplificateur comportant un circuit de réaction entre sa sortie et son entrée l'élément déterminant la fréquence étant un résonateur électromécanique un résonateur piézo-électrique
  • H03H 9/17 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiques; Résonateurs électromécaniques - Détails de réalisation de résonateurs se composant de matériau piézo-électrique ou électrostrictif ayant un résonateur unique
  • H03L 7/099 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'oscillateur commandé de la boucle

39.

MITIGATION OF TRANSIENT EFFECTS FOR WIDE LOAD RANGES

      
Numéro d'application 17363729
Statut En instance
Date de dépôt 2021-06-30
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Ankamreddi, Ramakrishna
  • Agrawal, Isha
  • Phogat, Rohit

Abrégé

Described embodiments include a voltage regulator circuit comprising an output voltage terminal configured to be coupled to a load that draws a load current, first and second amplifiers, and first, second, third, fourth and fifth transistors. The embodiment also includes a dynamic R-C network coupled between the third amplifier input and the seventh transistor current terminal, wherein the dynamic R-C network includes capacitors and MOS-based resistors, a third amplifier having a fourth amplifier input and a third amplifier output, wherein the fourth amplifier input is coupled to the output voltage terminal, and a capacitor that is coupled between the output voltage terminal and the fourth amplifier input.

Classes IPC  ?

  • G05F 1/575 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final caractérisé par le circuit de rétroaction

40.

DIGITAL CORRECTION ALGORITHMS TO IMPROVE BATTERY VOLTAGE MEASUREMENT ACCURACY

      
Numéro d'application 17389415
Statut En instance
Date de dépôt 2021-07-30
Date de la première publication 2022-06-16
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Formenti, Jose Antonio Vieira
  • Szelong, Michael
  • Oshida, Takao
  • Fritz, Tobias Bernhard
  • Ravinuthula, Vishnu

Abrégé

An electronic device includes an ADC, a multiplexer, a voltage reference circuit, an analog circuit, and a digital circuit. The ADC has a signal input, a reference input, and an output. The multiplexer has signal inputs and a signal output coupled to the signal input of the ADC. The voltage reference circuit has an output coupled to the reference input of the ADC, a first strain sensor coupled to a first signal input of the multiplexer, a second strain sensor coupled to a second signal input of the multiplexer, and a temperature sensor. The analog circuit has an input coupled to a battery, and an output coupled to a fourth signal input of the multiplexer. The digital circuit is coupled to the output of the ADC and stores correction parameters for correcting a converted battery voltage value from the ADC.

Classes IPC  ?

  • G01R 31/374 - Dispositions pour le test, la mesure ou la surveillance de l’état électrique d’accumulateurs ou de batteries, p.ex. de la capacité ou de l’état de charge avec des moyens pour corriger la mesure en fonction de la température ou du vieillissement
  • H03M 1/38 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p.ex. du type à approximations successives
  • G01R 31/3835 - Dispositions pour la surveillance de variables des batteries ou des accumulateurs, p.ex. état de charge ne faisant intervenir que des mesures de tension
  • G01L 1/22 - Mesure des forces ou des contraintes, en général en faisant usage des cellules électrocinétiques, c. à d. des cellules contenant un liquide, dans lesquelles un potentiel électrique est produit ou modifié par l'application d'une contrainte en utilisant des jauges de contrainte à résistance

41.

NANOWIRES PLATED ON NANOPARTICLES

      
Numéro d'application 17679087
Statut En instance
Date de dépôt 2022-02-24
Date de la première publication 2022-06-16
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Cook, Benjamin Stassen
  • Muenster, Ralf
  • Koduri, Sreenivasan Kalyani

Abrégé

In some examples, a system comprises a set of nanoparticles and a set of nanowires extending from the set of nanoparticles.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/15 - Substrats en céramique ou en verre
  • H01L 23/495 - Cadres conducteurs
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif

42.

PACKAGED DEVICE CARRIER FOR THERMAL ENHANCEMENT OR SIGNAL REDISTRIBUTION OF PACKAGED SEMICONDUCTOR DEVICES

      
Numéro d'application 17684251
Statut En instance
Date de dépôt 2022-03-01
Date de la première publication 2022-06-16
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s) Koduri, Sreenivasan K.

Abrégé

In a described example, an apparatus includes a packaged device carrier having a board side surface and an opposing surface, the packaged device carrier having conductive leads having a first thickness spaced from one another; the conductive leads having a head portion attached to a dielectric portion, a middle portion extending from the head portion and extending away from the board side surface of the packaged device carrier at an angle to the opposing surface, and each lead having an end extending from the middle portion with a foot portion configured for mounting to a substrate.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/495 - Cadres conducteurs
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/14 - Supports, p.ex. substrats isolants non amovibles caractérisés par le matériau ou par ses propriétés électriques
  • H01L 23/498 - Connexions électriques sur des substrats isolants

43.

ESD PROTECTION CIRCUIT WITH ISOLATED SCR FOR NEGATIVE VOLTAGE OPERATION

      
Numéro d'application 17687380
Statut En instance
Date de dépôt 2022-03-04
Date de la première publication 2022-06-16
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Salman, Akram A.
  • Farbiz, Farzan
  • Chatterjee, Amitava
  • Wu, Xiaoju

Abrégé

A semiconductor controlled rectifier (FIG. 4A) for an integrated circuit is disclosed. The semiconductor controlled rectifier comprises a first lightly doped region (100) having a first conductivity type (N) and a first heavily doped region (108) having a second conductivity type (P) formed within the first lightly doped region. A second lightly doped region (104) having the second conductivity type is formed proximate the first lightly doped region. A second heavily doped region (114) having the first conductivity type is formed within the second lightly doped region. A buried layer (101) having the first conductivity type is formed below the second lightly doped region and electrically connected to the first lightly doped region. A third lightly doped region (102) having the second conductivity type is formed between the second lightly doped region and the third heavily doped region. A fourth lightly doped region (400) having the second conductivity type is formed between the second lightly doped region and the third heavily doped region and electrically connected to the second and third lightly doped regions.

Classes IPC  ?

  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
  • H01L 29/74 - Dispositifs du type thyristor, p.ex. avec un fonctionnement par régénération à quatre zones
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus

44.

TOUCH OR PROXIMITY SENSING SYSTEM AND METHOD

      
Numéro d'application 17687768
Statut En instance
Date de dépôt 2022-03-07
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Pan, Yaohua
  • Zhang, Jun

Abrégé

A system for sensing touch or proximity include: a first number of input terminals configured to couple one or more capacitive sensors, a second number of transferring units configured to transfer charges from the one or more capacitive sensors through the first number of input terminals in transferring phases of cycles of the one or more capacitive sensor, wherein at least one of the first and second numbers is equal to or greater than two, and a first switching unit, coupled between the first number of input terminals and the second number of transferring units, configured to selectively electrically couple any one of the first number of input terminals to any one of the second number of transferring units in the transferring phases.

Classes IPC  ?

45.

RESONANT INDUCTIVE-CAPACITIVE ISOLATED DATA CHANNEL

      
Numéro d'application 17120123
Statut En instance
Date de dépôt 2020-12-12
Date de la première publication 2022-06-16
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • De Haan, Klaas
  • Ivanov, Mikhail Valeryevich
  • Fritz, Tobias Bernhard
  • Sankaran, Swaminathan
  • Bonifield, Thomas Dyer

Abrégé

An electronic device has a substrate and first and second metallization levels with a resonant circuit. The first metallization level has a first dielectric layer on a side of the substrate, and a first metal layer on the first dielectric layer. The second metallization level has a second dielectric layer on the first dielectric layer and the first metal layer, and a second metal layer on the second dielectric layer. The electronic device includes a first plate in the first metal layer, and a second plate spaced apart from the first plate in the second metal layer to form a capacitor. The electronic device includes a winding in one of the first and second metal layers and coupled to one of the first and second plates in a resonant circuit.

Classes IPC  ?

  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 23/50 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes pour des dispositifs à circuit intégré
  • H04L 25/02 - Systèmes à bande de base - Détails
  • H01L 21/50 - Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes

46.

SUSPENDED SEMICONDUCTOR DIES

      
Numéro d'application 17120941
Statut En instance
Date de dépôt 2020-12-14
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Male, Barry Jon
  • Corsi, Marco

Abrégé

In examples, an electronic device comprises a printed circuit board (PCB), an orifice extending through the PCB, and a semiconductor die suspended above the orifice by aluminum bond wires. The semiconductor die is vertically aligned with the orifice and the bond wires coupled to the PCB.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/532 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées caractérisées par les matériaux
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

47.

PROXIMITY SENSOR

      
Numéro d'application 17121198
Statut En instance
Date de dépôt 2020-12-14
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Koduri, Sreenivasan Kalyani
  • Stark, Leslie Edward

Abrégé

A method of manufacturing a sensor device includes obtaining a semiconductor die structure comprising a transmitter and a receiver. Then, a first sacrificial stud is affixed to the transmitter and a second sacrificial stud is affixed to the receiver. The semiconductor die is affixed to a lead frame, and pads on the semiconductor die structure are wirebonded to the lead frame. The lead frame, the semiconductor die structure, and the wirebonds are encapsulated in a molding compound, while the tops of the first and second sacrificial studs are left exposed. The first and second sacrificial studs prevent the molding compound from encapsulating the transmitter and the receiver, and are removed to expose the transmitter in a first cavity and the receiver in a second cavity. In some examples, the semiconductor die structure includes a first semiconductor die comprising the transmitter and a second semiconductor die comprising the receiver.

Classes IPC  ?

  • H01L 25/04 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés
  • H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
  • G01S 17/08 - Systèmes déterminant les données relatives à la position d'une cible pour mesurer la distance uniquement
  • H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

48.

P TYPE GALLIUM NITRIDE CONFORMAL EPITAXIAL STRUCTURE OVER THICK BUFFER LAYER

      
Numéro d'application 17121992
Statut En instance
Date de dépôt 2020-12-15
Date de la première publication 2022-06-16
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Tominari, Tatsuya
  • Dellas, Nicholas Stephen
  • Fareed, Qhalid

Abrégé

A semiconductor device includes a GaN FET on a silicon substrate and a buffer layer of III-N semiconductor material, with a columnar region, a transition region surrounding the columnar region, and an inter-columnar region around the transition region. The columnar region is higher than the inter-columnar region. The GaN FET includes a gate of III-N semiconductor material with a thickness greater than twice the vertical range of the top surface of the buffer layer in the columnar region. A difference between the gate thickness over the columnar region and over the transition region is less than half of the vertical range of the top surface of the buffer layer in the columnar surface. The semiconductor device may be formed by forming a gate layer of III-N semiconductor material over the barrier layer by a gate MOVPE process using a carrier gas that includes zero to 40 percent hydrogen gas.

Classes IPC  ?

  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
  • H01L 29/205 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV comprenant plusieurs composés dans différentes régions semi-conductrices
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/04 - Corps semi-conducteurs caractérisés par leur structure cristalline, p.ex. polycristalline, cubique ou à orientation particulière des plans cristallins

49.

LIGHT-EMITTING DIODE (LED) DISPLAY DRIVER WITH PROGRAMMABLE SCAN LINE SEQUENCE

      
Numéro d'application 17122792
Statut En instance
Date de dépôt 2020-12-15
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Wang, Yang
  • Zhong, Huibo
  • Shao, Haibin
  • He, Yan
  • Ding, Shang
  • Zhang, Yongxiang

Abrégé

A light-emitting diode (LED) display driver circuit includes: a set of scan lines, each scan line having a respective switch; a set of channels coupled to each scan line of the set of scan lines; and a scan line controller coupled to each respective switch of the set of scan lines, the scan line controller configured to provide a programmable sequence of control signals to respective switches of the set of scan lines.

Classes IPC  ?

  • G09G 3/32 - Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques pour la présentation d'un ensemble de plusieurs caractères, p.ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice utilisant des sources lumineuses commandées utilisant des panneaux électroluminescents semi-conducteurs, p.ex. utilisant des diodes électroluminescentes [LED]

50.

DRAIN-EXTENDED TRANSISTOR

      
Numéro d'application 17123835
Statut En instance
Date de dépôt 2020-12-16
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Lee, Meng-Chia
  • Kim, Sunglyong
  • Sridhar, Seetharaman
  • Pendharkar, Sameer

Abrégé

Described examples include an integrated circuit having a semiconductor substrate. The integrated circuit has a transistor that includes a buried layer having within the substrate, the buried layer defining a drift region between the buried layer and the top surface and a body region in the substrate extending from the buried layer to the surface of the substrate. The transistor also having a source formed in the body region, a drain extending from the buried layer to the surface of the substrate, a drift well extending from the buried layer toward the top surface and extending from the body region to the drain, a drift surface layer located between the drift well and the top, and a gate proximate to the surface of the substrate at the body region.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/66 - Types de dispositifs semi-conducteurs

51.

ON-OFF KEYING RECEIVERS

      
Numéro d'application 17123915
Statut En instance
Date de dépôt 2020-12-16
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Kumar, Viswanathan Venkatesh
  • Banerjee, Deep
  • Goyal, Shishir
  • Nasum Subramanyam, Sreeram

Abrégé

An on-off keying (OOK) receiver circuit includes a band-pass filter and an envelope detector. The band-pass filter includes a high-pass filter, a low-pass filter, and a switch. The high-pass filter is configured to filter an OOK input signal. The low-pass filter is configured to filter an output signal of the high-pass filter. The switch is coupled to an output of the high-pass filter, and is configured to, with each cycle of the OOK input signal, dissipate energy stored in the band-pass filter. The envelope detector is configured to receive a filtered OOK input signal from the band-pass filter, and to generate an OOK output signal based on the filtered OOK input signal.

Classes IPC  ?

  • H04B 1/40 - Circuits
  • H03K 5/24 - Circuits présentant plusieurs entrées et une sortie pour comparer des impulsions ou des trains d'impulsions entre eux en ce qui concerne certaines caractéristiques du signal d'entrée, p.ex. la pente, l'intégrale la caractéristique étant l'amplitude
  • H04B 3/54 - Systèmes de transmission par lignes de réseau de distribution d'énergie
  • H04B 3/56 - Circuits de couplage, blocage ou dérivation des signaux

52.

FET CONSTRUCTION WITH COPPER PILLARS OR BUMP DIRECTLY OVER THE FET

      
Numéro d'application 17124485
Statut En instance
Date de dépôt 2020-12-16
Date de la première publication 2022-06-16
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s) Jain, Manoj Kumar

Abrégé

A method of forming a semiconductor device with a metal pillar overlapping a first top metal interconnect and a second top metal interconnect is disclosed. The metal pillar overlapping the first top metal interconnect and second top metal interconnect is connected to the first top metal interconnect by top metal vias while the second top metal interconnect does not contain top metal vias and remains free of a direct electrical connection to the metal pillar. The metal pillars are attached directly to top metal vias without a bond pad of metal. The elimination of the bond pad layer reduces the mask count, processing, and cost of the device. In addition, the elimination of the bond pad results in reduced die area requirements for the metal pillar.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées

53.

WET ANISOTROPIC ETCHING OF SILICON

      
Numéro d'application US2021060927
Numéro de publication 2022/125316
Statut Délivré - en vigueur
Date de dépôt 2021-11-29
Date de publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Jacobs, Simon, Joshua

Abrégé

An alkaline etching solution (40) comprising a hydroxide salt (10) (e.g., an alkali metal hydroxide, an ammonium hydroxide, or a combination thereof), a polyol (20) having at least three hydroxyl (-OH) groups, and water (30). Also provided is a method of producing a semiconductor device by obtaining a semiconductor substrate having masked and unmasked surfaces; exposing the semiconductor substrate having the masked and unmasked surfaces to an alkaline etching solution (40), such that the unmasked surfaces of the substrate are anisotropically etched, wherein the alkaline etching solution (40) comprises: a hydroxide salt (10); a polyol (20) having at least three hydroxyl (-OH) groups; and water (30); and performing additional processing to produce the semiconductor device.

Classes IPC  ?

  • H01L 21/306 - Traitement chimique ou électrique, p.ex. gravure électrolytique

54.

REAL TIME CHUCK TEMPERATURE MONITORING

      
Numéro d'application US2021061928
Numéro de publication 2022/125403
Statut Délivré - en vigueur
Date de dépôt 2021-12-06
Date de publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Lee, Guan, Da
  • Herman, Adi, Irwan

Abrégé

A wafer probe test system (100) includes a chuck (102) to support a wafer (101), and a probe card (106) having a first side to face the chuck (102), an opposite second side, and an aperture (110) that extends between the first and second sides. The system (100) also includes a probe head (111) mounted to the first side of the probe card (106) and having probe pins to contact a device under test (DUT) (104) of the wafer (101), and an infra-red thermal sensor (122) facing the aperture (110) of the probe card (106) to sense a temperature of the wafer (101).

Classes IPC  ?

  • H01L 21/66 - Test ou mesure durant la fabrication ou le traitement

55.

SINGLE POWER PHASE BUCK AND BOOST CONVERTERS

      
Numéro d'application 17363768
Statut En instance
Date de dépôt 2021-06-30
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Tran, Tuan Van
  • Yousefzadeh, Vahid

Abrégé

In examples, an apparatus includes a transistor, a switch, a diode, a capacitor, a voltage divider, a second transistor, a resistor, and a controller. The transistor has a transistor drain, a transistor source, and a transistor gate. The switch is adapted to couple a power supply to the transistor drain through an inductor. The diode has a cathode and an anode, the diode cathode coupled to the transistor drain. The capacitor is coupled between the diode anode and ground. The voltage divider is coupled between the diode anode and ground and having a voltage divider output. The second transistor has a second transistor source and a second transistor gate. The resistor is coupled between the diode anode and the second transistor source. The controller is coupled to the transistor gate, the transistor source, the voltage divider output, the diode anode, the second transistor gate, and the second transistor source.

Classes IPC  ?

  • H05B 45/375 - Alimentation du circuit à découpage [SMPS] en utilisant une topologie de dévoltage
  • H05B 45/38 - Alimentation du circuit à découpage [SMPS] en utilisant une topologie de survoltage
  • H05B 45/10 - Commande de l'intensité de la lumière

56.

INTEGRATED CIRCUIT PACKAGE WITH CURRENT SENSE ELEMENT

      
Numéro d'application 17364477
Statut En instance
Date de dépôt 2021-06-30
Date de la première publication 2022-06-16
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Neidorff, Robert Allan
  • Koduri, Sreenivasan K

Abrégé

A semiconductor device includes a leadframe having a first level and a second level. The semiconductor device includes a semiconductor die and a conductive alloy. The conductive alloy is between the semiconductor die and the first level of the lead frame. The conductive alloy is configured to be a current sense element. The semiconductor device further includes a first conductive post coupling the semiconductor die to the conductive alloy, a second conductive post coupling the semiconductor die to the conductive alloy, and a third conductive post coupling the semiconductor die to the second level of the lead frame. The second conductive post is configured to be a first sense terminal. The third conductive post is configured to be a second sense terminal.

Classes IPC  ?

57.

SEMICONDUCTOR DEVICE PACKAGE WITH DIE CAVITY SUBSTRATE

      
Numéro d'application 17469480
Statut En instance
Date de dépôt 2021-09-08
Date de la première publication 2022-06-16
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Morrison, William Robert
  • Haskett, Bradley Morgan

Abrégé

An example includes: a substrate having a first package surface, having a second package surface opposite the first package surface, and having a die cavity with a depth extending into the first package surface; a semiconductor die having bond pads on a first die surface and having a second die surface opposite the first die surface, the semiconductor die having a die thickness, the second die surface of the semiconductor die mounted in the die cavity; a cover over a portion of the first die surface; conductors coupling the bond pads of the semiconductor die to bond fingers on the first package surface of the substrate; and dielectric material over the conductors, the bond fingers, the bond pads, at least a portion of the first semiconductor die and at least a portion of the cover, wherein the dielectric material extends above the first package surface of the substrate.

Classes IPC  ?

  • H01L 23/13 - Supports, p.ex. substrats isolants non amovibles caractérisés par leur forme
  • H01L 23/08 - Conteneurs; Scellements caractérisés par le matériau du conteneur ou par ses propriétés électriques le matériau étant un isolant électrique, p.ex. du verre
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

58.

STREAM REFERENCE REGISTER WITH DOUBLE VECTOR AND DUAL SINGLE VECTOR OPERATING MODES

      
Numéro d'application 17557712
Statut En instance
Date de dépôt 2021-12-21
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Zbiciak, Joseph

Abrégé

A streaming engine employed in a digital signal processor specifies a fixed read only data stream. Once fetched the data stream is stored in two head registers for presentation to functional units in the fixed order. Data use by the functional unit is preferably controlled using the input operand fields of the corresponding instruction. A first read only operand coding supplies data from the first head register. A first read/advance operand coding supplies data from the first head register and also advances the stream to the next sequential data elements. Corresponding second read only operand coding and second read/advance operand coding operate similarly with the second head register. A third read only operand coding supplies double width data from both head registers.

Classes IPC  ?

  • G06F 9/30 - Dispositions pour exécuter des instructions machines, p.ex. décodage d'instructions
  • G06F 9/38 - Exécution simultanée d'instructions
  • G06F 9/345 - Adressage de l'opérande d'instruction ou du résultat ou accès à l'opérande d'instruction ou au résultat d'opérandes ou de résultats multiples
  • G06F 12/0875 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p.ex. mémoires cache avec mémoire cache dédiée, p.ex. instruction ou pile

59.

QUANTIZATION MATRIX COMPRESSION IN VIDEO CODING

      
Numéro d'application 17683160
Statut En instance
Date de dépôt 2022-02-28
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Zhou, Minhua
  • Sze, Vivienne

Abrégé

A method of quantization matrix compression in a video encoder is provided that includes preprocessing a quantization matrix by performing at least one selected from down-sampling the quantization matrix and imposing 135 degree symmetry on the quantization matrix, performing zigzag scanning on the pre-processed quantization matrix to generate a one dimensional (1D) sequence, predicting the 1D sequence to generate a residual 1D sequence, and coding the residual 1D sequence using kth order exp-Golomb coding to generate a compressed quantization matrix, wherein k≥0.

Classes IPC  ?

  • H04N 19/124 - Quantification
  • H04N 19/117 - Filtres, p.ex. pour le pré-traitement ou le post-traitement
  • H04N 19/59 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage prédictif mettant en œuvre un sous-échantillonnage spatial ou une interpolation spatiale, p.ex. modification de la taille de l’image ou de la résolution
  • H04N 19/60 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant un codage par transformée
  • H04N 19/184 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant des bits, p.ex. de flux vidéo compressé
  • H04N 19/105 - Sélection de l’unité de référence pour la prédiction dans un mode de codage ou de prédiction choisi, p.ex. choix adaptatif de la position et du nombre de pixels utilisés pour la prédiction
  • H04N 19/85 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le pré-traitement ou le post-traitement spécialement adaptés pour la compression vidéo
  • H04N 19/176 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant un bloc, p.ex. un macrobloc
  • H04L 65/61 - pour la prise en charge des services de diffusion par flux unidirectionnel, p.ex. radio sur Internet
  • H04L 65/60 - Diffusion en flux de paquets multimédias
  • H04N 19/463 - Inclusion d’information supplémentaire dans le signal vidéo pendant le processus de compression par compression des paramètres d’encodage avant la transmission
  • H04N 19/126 - Quantification - Détails des fonctions de normalisation ou de pondération, p.ex. matrices de normalisation ou quantificateurs uniformes variables
  • H04N 19/61 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant un codage par transformée combiné avec un codage prédictif

60.

HIGH RELIABILITY POLYSILICON COMPONENTS

      
Numéro d'application 17684774
Statut En instance
Date de dépôt 2022-03-02
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Higgins, Robert M.
  • Edwards, Henry Litzmann
  • Wu, Xiaoju
  • Arshad, Shariq
  • Wang, Li
  • Davis, Jonathan Philip
  • Chatterjee, Tathagata

Abrégé

The present disclosure introduces, among other things, an electronic device, e.g. an integrated circuit (IC). The IC includes a semiconductor substrate comprising a first doped layer of a first conductivity type. A second doped layer of the first conductivity type is located within the first doped layer. The second doped layer has first and second layer portions with a greater dopant concentration than the first doped layer, with the first layer portion being spaced apart from the second layer portion laterally with respect to a surface of the substrate. The IC further includes a lightly doped portion of the first doped layer, the lightly doped portion being located between the first and second layer portions. A dielectric isolation structure is located between the first and second layer portions, and directly contacts the lightly doped portion.

Classes IPC  ?

  • H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 21/8234 - Technologie MIS
  • H01L 49/02 - Dispositifs à film mince ou à film épais
  • H01L 21/762 - Régions diélectriques
  • G06F 30/392 - Conception de plans ou d’agencements, p.ex. partitionnement ou positionnement

61.

BIAS POWER REGULATOR CIRCUIT FOR ISOLATED CONVERTERS WITH A WIDE OUTPUT VOLTAGE RANGE

      
Numéro d'application 17686376
Statut En instance
Date de dépôt 2022-03-03
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Liu, Pei-Hsin
  • Valley, Richard Lee
  • Kannan, Bharath Balaji

Abrégé

A system includes an isolated converter having a power transformer with a primary winding, a secondary winding, and an auxiliary winding. The system also includes: 1) a first switch coupled to the primary winding; 2) a switch controller coupled to the first switch; and 3) a bias power regulator circuit coupled to the auxiliary winding and the switch controller. The bias power regulator circuit includes a second switch. The bias power regulator circuit is configured to provide a bias supply output voltage to the switch controller based on a first set of modes that modulate a switching frequency of the second switch and based on a second mode in which the second switch stays off.

Classes IPC  ?

  • H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
  • H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
  • G06F 1/26 - Alimentation en énergie électrique, p.ex. régulation à cet effet
  • G06F 13/42 - Protocole de transfert pour bus, p.ex. liaison; Synchronisation
  • H05B 45/37 - Circuits de conversion

62.

LOOK-UP TABLE WRITE

      
Numéro d'application 17686584
Statut En instance
Date de dépôt 2022-03-04
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Bhoria, Naveen
  • Bui, Duc
  • Samudrala, Dheera Balasubramanian

Abrégé

A digital data processor includes an instruction memory storing instructions each specifying a data processing operation and at least one data operand field, an instruction decoder coupled to the instruction memory for sequentially recalling instructions from the instruction memory and determining the data processing operation and the at least one data operand, and at least one operational unit coupled to a data register file and to the instruction decoder to perform a data processing operation upon at least one operand corresponding to an instruction decoded by the instruction decoder and storing results of the data processing operation. The at least one operational unit is configured to perform a table write in response to a look up table write instruction by writing at least one data element from a source data register to a specified location in a specified number of at least one table.

Classes IPC  ?

  • G06F 9/30 - Dispositions pour exécuter des instructions machines, p.ex. décodage d'instructions
  • G11C 11/409 - Circuits de lecture-écriture [R-W]
  • G06F 12/02 - Adressage ou affectation; Réadressage
  • G06F 16/31 - Indexation; Structures de données à cet effet; Structures de stockage
  • G06F 16/901 - Indexation; Structures de données à cet effet; Structures de stockage
  • G06F 16/41 - Indexation; Structures de données à cet effet; Structures de stockage
  • G06F 9/445 - Chargement ou démarrage de programme
  • G06F 9/38 - Exécution simultanée d'instructions

63.

Pipeline Protection for CPUs With Save and Restore of Intermediate Results

      
Numéro d'application 17688260
Statut En instance
Date de dépôt 2022-03-07
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Anderson, Timothy D.
  • Bui, Duc
  • Zbiciak, Joseph
  • Tatge, Reid E.

Abrégé

Techniques related to executing a plurality of instructions by a processor comprising a method for executing a plurality of instructions by a processor. The method comprises detecting a pipeline hazard based on one or more instructions provided for execution by an instruction execution pipeline, beginning execution of an instruction, of the one or more instructions on the instruction execution pipeline, stalling a portion of the instruction execution pipeline based on the detected pipeline hazard, storing a register state associated with the execution of the instruction based on the stalling, determining that the pipeline hazard has been resolved, and restoring the register state to the instruction execution pipeline based on the determination.

Classes IPC  ?

  • G06F 9/38 - Exécution simultanée d'instructions

64.

RELIABILITY HANDLING FOR WIRELESS TRANSCEIVERS

      
Numéro d'application 17689627
Statut En instance
Date de dépôt 2022-03-08
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Gunturi, Sarma Sundareswara
  • Venkataraman, Jagannathan
  • Tangudu, Jawaharlal
  • Rajagopal, Narasimhan
  • Miglani, Eeshan

Abrégé

Techniques maintaining receiver reliability, including determining a present attenuation level for an attenuator, wherein the attenuation level is set by a gain controller, determining a relative reliability threshold based on the present attenuation level, receiving a radio frequency (RF) signal, determining a voltage level of the received RF signal, comparing the voltage level of the received RF signal to the relative reliability threshold to determine that a reliability condition exists, and overriding, in response to the determination that the reliability condition exists, the present attenuation level set by the gain controller with an override attenuation level based on the present attenuation level.

Classes IPC  ?

  • H04B 1/10 - Dispositifs associés au récepteur pour limiter ou supprimer le bruit et les interférences
  • H04B 1/40 - Circuits
  • H03G 3/30 - Commande automatique dans des amplificateurs comportant des dispositifs semi-conducteurs
  • H04B 1/12 - Montages de neutralisation, d'équilibrage ou de compensation

65.

SEMICONDUCTOR DEVICE WITH DIFFUSION SUPPRESSION AND LDD IMPLANTS AND AN EMBEDDED NON-LDD SEMICONDUCTOR DEVICE

      
Numéro d'application 17117421
Statut En instance
Date de dépôt 2020-12-10
Date de la première publication 2022-06-16
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Nandakumar, Mahalingam
  • Hornung, Brian Edward

Abrégé

The present disclosure provides a method for forming a semiconductor device containing MOS transistors both with and without source/drain extension regions in a semiconductor substrate having a semiconductor material on either side of a gate structure including a gate electrode on a gate dielectric formed in a semiconductor material. In devices with source/drain extensions, a diffusion suppression species of one or more of indium, carbon and a halogen are used. The diffusion suppression implant can be selectively provided only to the semiconductor devices with drain extensions while devices without drain extensions remain diffusion suppression implant free.

Classes IPC  ?

  • H01L 27/088 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type comprenant uniquement des composants à effet de champ les composants étant des transistors à effet de champ à porte isolée
  • H01L 29/08 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions
  • H01L 21/266 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions en utilisant des masques
  • H01L 21/225 - Diffusion des impuretés, p.ex. des matériaux de dopage, des matériaux pour électrodes, à l'intérieur ou hors du corps semi-conducteur, ou entre les régions semi-conductrices; Redistribution des impuretés, p.ex. sans introduction ou sans élimination de matériau dopant supplémentaire en utilisant la diffusion dans ou hors d'un solide, à partir d'une ou en phase solide, p.ex. une couche d'oxyde dopée
  • H01L 21/8234 - Technologie MIS

66.

HARDWARE-BASED SECURITY AUTHENTICATION

      
Numéro d'application 17122234
Statut En instance
Date de dépôt 2020-12-15
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • North, Gregory Allen
  • Roine, Per Torstein
  • Peeters, Eric Thierry Jean

Abrégé

A system includes a multiplexer, an input/output (I/O) pin, a logic circuit, and a control register. The multiplexer has multiple inputs, an output, and a selection input. The logic circuit is coupled between the multiplexer and the I/O pin. The logic circuit hays a first input. The control register includes first and second bit fields corresponding to the I/O pin. The first bit field is coupled to the selection input of the multiplexer, and the second bit field is coupled to the first input of the logic circuit.

Classes IPC  ?

  • G06F 21/85 - Protection des dispositifs de saisie, d’affichage de données ou d’interconnexion dispositifs d’interconnexion, p.ex. les dispositifs connectés à un bus ou les dispositifs en ligne

67.

MONITORING TRANSITIONS OF A CIRCUIT

      
Numéro d'application 17123407
Statut En instance
Date de dépôt 2020-12-16
Date de la première publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Nerlich, Ronald
  • Jung, Mark
  • Zipperer, Johann
  • Walther, Dietmar

Abrégé

A circuit includes a guard trigger circuit that includes a first input node adapted to be coupled to a first state signal, a second input node adapted to be coupled to a second state signal and an output node. The circuit also includes a reset synchronizer circuit that includes an input node coupled to the output node of the guard trigger circuit, a clock node adapted to be coupled to a clock signal and an output node. The circuit further includes a timeout circuit including an input node coupled to the output node of the reset synchronizer circuit, a clock node adapted to be coupled to the clock signal and an output node. The circuit still further includes a reset requestor circuit that includes a first input node coupled to the output node of the guard trigger circuit, a second node coupled to the output node of the timeout circuit.

Classes IPC  ?

  • G06F 9/448 - Paradigmes d’exécution, p.ex. implémentation de paradigmes de programmation
  • G05B 19/045 - Commande à programme autre que la commande numérique, c.à d. dans des automatismes à séquence ou dans des automates à logique utilisant des machines à états logiques composées uniquement d'une mémoire ou d'un dispositif logique programmable contenant la logique de la machine commandée et dans lesquelles l'état de ses sorties dépend de l'état de ses entrées, ou d'une partie
  • G06F 8/34 - Programmation graphique ou visuelle

68.

WIND DETECTION SYSTEM AND VEHICLE CONTROL

      
Numéro d'application US2021060928
Numéro de publication 2022/125317
Statut Délivré - en vigueur
Date de dépôt 2021-11-29
Date de publication 2022-06-16
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Hoehenberger, Jonas

Abrégé

This disclosure relates to wind detection and vehicle control. In an example, sensor data can be generated by one or more wind sensing devices (110) for a vehicle that includes at least one light detection and ranging (LIDAR) device. The sensor data can characterize a movement of airborne particles. Wind characteristics (122) can be determined based on the sensor data. A vehicle operating parameter (130) can be updated based on the determined wind characteristics (122).

Classes IPC  ?

  • B60W 40/02 - Calcul ou estimation des paramètres de fonctionnement pour les systèmes d'aide à la conduite de véhicules routiers qui ne sont pas liés à la commande d'un sous-ensemble particulier liés aux conditions ambiantes
  • G01W 1/02 - Instruments pour indiquer des conditions atmosphériques par mesure de deux ou de plusieurs variables, p.ex. humidité, pression, température, nébulosité, vitesse du vent
  • G01S 17/931 - Systèmes lidar, spécialement adaptés pour des applications spécifiques pour prévenir les collisions de véhicules terrestres
  • G01S 17/95 - Systèmes lidar, spécialement adaptés pour des applications spécifiques pour la météorologie

69.

PLATED METAL LAYER IN POWER PACKAGES

      
Numéro d'application 17334491
Statut En instance
Date de dépôt 2021-05-28
Date de la première publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Noquil, Jonathan Almeria
  • Kulkarni, Makarand Ramkrishna
  • Lopez, Osvaldo Jorge
  • Tang, Yiqi
  • Murugan, Rajen Manicon
  • Wan, Liang

Abrégé

In some examples, a semiconductor package comprises a multi-layer package substrate. The multi-layer package substrate includes first and second metal layers, the first metal layer positioned above the second metal layer and coupled to the second metal layer by way of a via. The substrate also includes a dielectric covering at least part of the first and second metal layers and the via. The package includes a plated metal layer plated on at least part of the first metal layer and positioned above the dielectric, a combination of the first metal layer and the plated metal layer being thicker than the second metal layer. The package includes a semiconductor die having a device side, the device side vertically aligned with and coupled to the plated metal layer.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants

70.

WET ANISOTROPIC ETCHING OF SILICON

      
Numéro d'application 17339474
Statut En instance
Date de dépôt 2021-06-04
Date de la première publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Jacobs, Simon Joshua

Abrégé

An alkaline etching solution comprising a hydroxide salt (e.g., an alkali metal hydroxide, an ammonium hydroxide, or a combination thereof), a polyol having at least three hydroxyl (—OH) groups, and water. Also provided is a method of producing a semiconductor device by obtaining a semiconductor substrate having masked and unmasked surfaces; exposing the semiconductor substrate having the masked and unmasked surfaces to an alkaline etching solution, such that the unmasked surfaces of the substrate are anisotropically etched, wherein the alkaline etching solution comprises: a hydroxide salt; a polyol having at least three hydroxyl (—OH) groups; and water; and performing additional processing to produce the semiconductor device.

Classes IPC  ?

  • C09K 13/02 - Compositions pour l'attaque chimique, la gravure, le brillantage de surface ou le décapage contenant un hydroxyde d'un métal alcalin
  • C09K 13/00 - Compositions pour l'attaque chimique, la gravure, le brillantage de surface ou le décapage
  • H01L 21/306 - Traitement chimique ou électrique, p.ex. gravure électrolytique
  • H01L 21/308 - Traitement chimique ou électrique, p.ex. gravure électrolytique en utilisant des masques

71.

Offset Correction in High-Speed Serial Link Receivers

      
Numéro d'application 17363855
Statut En instance
Date de dépôt 2021-06-30
Date de la première publication 2022-06-09
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Xavier, Ani
  • Venkataraman, Jagannathan
  • Aremallapur, Nagalinga Swamy Basayya
  • Singhal, Aviral
  • Mohan, Arun
  • Manjunath, Rakesh Chikkanayakanahalli
  • Ganesan, Aravind
  • Adepu, Harshavardhan

Abrégé

A receiver circuit comprising an equalizer and a method of correcting offset in the equalizer. In an example, the equalizer includes a plurality of delay stages for sampling and storing a sequence input samples, and a plurality of coefficient gain stages, each coupled to a corresponding delay stage to apply a gain corresponding to a coefficient value. The outputs of the coefficient gain stages are summed to produce a weighted sum for quantization by a slicer. Offset correction circuitry is provided, including memory storing a look-up table (LUT) for each coefficient gain stage, each storing offset correction values corresponding to the available coefficient values for the coefficient gain stage. Addressing circuitry retrieves the offset correction values for the coefficient values currently selected for each gain stage, and applies an offset correction corresponding to the sum of the retrieved offset correction values.

Classes IPC  ?

  • H04L 25/06 - Moyens pour rétablir le niveau à courant continu; Correction de distorsion de polarisation
  • H04L 25/02 - Systèmes à bande de base - Détails
  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs

72.

ROBUST STEP DETECTION USING LOW COST MEMS ACCELEROMETER IN MOBILE APPLICATIONS, AND PROCESSING METHODS, APPARATUS AND SYSTEMS

      
Numéro d'application 17674993
Statut En instance
Date de dépôt 2022-02-18
Date de la première publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Janardhanan, Jayawardan
  • Rao, Sandeep
  • Dutta, Goutam

Abrégé

A system (10) for pedestrian use includes an accelerometer (110) having multiple electronic sensors; an electronic circuit (100) operable to generate a signal stream representing magnitude of overall acceleration sensed by the accelerometer (110), and to electronically correlate a sliding window (520) of the signal stream with itself to produce peaks at least some of which represent walking steps, and further operable to electronically execute a periodicity check (540) to compare different step periods for similarity, and if sufficiently similar then to update (560) a portion of the circuit substantially representing a walking-step count; and an electronic display (190) responsive to the electronic circuit (100) to display information at least in part based on the step count. Other systems, electronic circuits and processes are disclosed.

Classes IPC  ?

  • G01C 22/00 - Mesure de la distance parcourue sur le sol par des véhicules, des personnes, des animaux ou autres corps solides en mouvement, p.ex. en utilisant des odomètres ou en utilisant des podomètres
  • G01C 21/18 - Plates-formes stabilisées, p.ex. par un gyroscope
  • G06F 1/16 - TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES - Détails non couverts par les groupes et - Détails ou dispositions de structure
  • G01C 21/16 - Navigation; Instruments de navigation non prévus dans les groupes en utilisant des mesures de la vitesse ou de l'accélération exécutées à bord de l'objet navigant; Navigation à l'estime en intégrant l'accélération ou la vitesse, c. à d. navigation par inertie
  • G01C 21/20 - Instruments pour effectuer des calculs de navigation
  • G01P 15/00 - Mesure de l'accélération; Mesure de la décélération; Mesure des chocs, c. à d. d'une variation brusque de l'accélération

73.

INSERTING NULL VECTORS INTO A STREAM OF VECTORS

      
Numéro d'application 17676910
Statut En instance
Date de dépôt 2022-02-22
Date de la première publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Bhardwaj, Asheesh
  • Leven, William Franklin
  • Tran, Son Hung
  • Anderson, Timothy David

Abrégé

Software instructions are executed on a processor within a computer system to configure a steaming engine with stream parameters to define a multidimensional array. The stream parameters define a size for each dimension of the multidimensional array, a null vector count (N), and a selected dimension. Data is fetched from a memory coupled to the streaming engine responsive to the stream parameters. A stream of vectors is formed for the multidimensional array responsive to the stream parameters from the data fetched from memory. N null stream vectors are inserted into the stream of vectors for the selected dimension without fetching respective null data from the memory.

Classes IPC  ?

  • G06F 9/30 - Dispositions pour exécuter des instructions machines, p.ex. décodage d'instructions
  • G06F 9/38 - Exécution simultanée d'instructions
  • G06F 11/10 - Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p.ex. en utilisant des codes de contrôle en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p.ex. contrôle de parité, exclusion des 9 ou des 11
  • G06F 9/32 - Formation de l'adresse de l'instruction suivante, p.ex. par incrémentation du compteur ordinal
  • G06F 12/0875 - Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p.ex. mémoires cache avec mémoire cache dédiée, p.ex. instruction ou pile
  • G06F 12/0897 - Mémoires cache caractérisées par leur organisation ou leur structure avec plusieurs niveaux de hiérarchie de mémoire cache
  • G06F 11/00 - Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
  • G06F 9/345 - Adressage de l'opérande d'instruction ou du résultat ou accès à l'opérande d'instruction ou au résultat d'opérandes ou de résultats multiples

74.

INCREASED BIT DEPTH IN HIGH FRAME RATE APPLICATIONS

      
Numéro d'application 17677071
Statut En instance
Date de dépôt 2022-02-22
Date de la première publication 2022-06-09
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Lakshiminarayanan, Aravind
  • Morgan, Daniel J.

Abrégé

Described examples include a process that includes illuminating a spatial light modulator at a first illumination level during a first bit-plane and stopping illumination at a beginning of a second bit-plane subsequent to the first bit-plane. The process also includes resuming illumination after a settling period of the spatial light modulator at a second illumination level for a time period such that a total illumination energy during the second bit-plane is equivalent to an intended illumination energy for the second bit-plane at the first illumination level and stopping illumination at the second illumination level before a subsequent third bit-plane.

Classes IPC  ?

  • G02B 27/00 - Systèmes ou appareils optiques non prévus dans aucun des groupes ,
  • G02B 27/01 - Dispositifs d'affichage "tête haute"
  • G09G 3/34 - Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques pour la présentation d'un ensemble de plusieurs caractères, p.ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice en commandant la lumière provenant d'une source indépendante
  • G09G 3/20 - Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques pour la présentation d'un ensemble de plusieurs caractères, p.ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice

75.

OBJECT DETECTION FOR DISTORTED IMAGES

      
Numéro d'application 17678411
Statut En instance
Date de dépôt 2022-02-23
Date de la première publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Poddar, Deepak
  • Nagori, Soyeb
  • Mathew, Manu
  • Maji, Debapriya

Abrégé

Techniques including receiving a distorted image from a camera disposed about a vehicle, detecting, in the distorted image, corner points associated with a target object, mapping the corner points to a distortion corrected domain based on one or more camera parameters, mapping the corner points and lines between the corner points back to a distorted domain based on the camera parameters, interpolating one or more intermediate points to generate lines between the corner points in the distortion corrected domain mapping the corner points and the lines between the corner points back to a distorted domain based on the camera parameters, and adjusting a direction of travel of the vehicle based on the located target object.

Classes IPC  ?

  • G06V 20/58 - Reconnaissance d’objets en mouvement ou d’obstacles, p.ex. véhicules ou piétons; Reconnaissance des objets de la circulation, p.ex. signalisation routière, feux de signalisation ou routes
  • G06T 7/70 - Détermination de la position ou de l'orientation des objets ou des caméras

76.

LAMINATE STACKED ON DIE FOR HIGH VOLTAGE ISOLATION CAPACITOR

      
Numéro d'application 17679065
Statut En instance
Date de dépôt 2022-02-23
Date de la première publication 2022-06-09
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s) Bonifield, Thomas Dyer

Abrégé

An isolator device includes a laminate die having a dielectric laminate material with a metal laminate layer on one side of the dielectric laminate material, the metal laminate layer being a patterned layer providing at least a first plate, including a dielectric layer over the first plate that includes an aperture exposing a portion of the first plate. An integrated circuit (IC) including a substrate having a semiconductor surface includes circuitry including a transmitter and/or a receiver, the IC including a top metal layer providing at least a second plate coupled to a node in the circuitry, with at least one passivation layer on the top metal layer. A non-conductive die attach (NCDA) material for attaching a side of the dielectric laminate material is opposite the metal laminate layer to the IC so that the first plate is at least partially over the second plate to provide a capacitor.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/64 - Dispositions relatives à l'impédance
  • H01L 49/02 - Dispositifs à film mince ou à film épais
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

77.

TRANSISTOR WITH BUFFER STRUCTURE HAVING CARBON DOPED PROFILE

      
Numéro d'application 17110811
Statut En instance
Date de dépôt 2020-12-03
Date de la première publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Dellas, Nicholas Stephen
  • Lee, Dong Seup
  • Desalegn, Andinet Tefera

Abrégé

In a described example, an integrated circuit (IC) is disclosed that includes a transistor. The transistor includes a substrate, and a buffer structure overlying the substrate. The buffer structure has a first buffer layer, a second buffer layer overlying the first buffer layer, and a third buffer layer overlying the second buffer layer. The first buffer layer has a first carbon concentration, the second buffer layer has a second carbon concentration lower than the first carbon concentration, and the third buffer layer has a third carbon concentration higher than the second carbon concentration. An active structure overlies the buffer structure.

Classes IPC  ?

  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
  • H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
  • H01L 29/205 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV comprenant plusieurs composés dans différentes régions semi-conductrices
  • H01L 29/207 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV caractérisés en outre par le matériau de dopage
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices

78.

SYSTEMS AND METHODS FOR IMAGE FEATURE EXTRACTION

      
Numéro d'application 17112096
Statut En instance
Date de dépôt 2020-12-04
Date de la première publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Poddar, Deepak Kumar
  • Nagori, Soyeb
  • Garud, Hrushikesh Tukaram
  • Desappan, Kumar

Abrégé

This description relates to image feature extraction. In some examples, a system can include a keypoint detector and a feature list generator. The keypoint detector can be configured to upsample a keypoint score map to produce an upsampled keypoint score map. The keypoint score map can include feature scores indicative of a likelihood of at least one feature being present at keypoints in an image. The feature list generator can be configured to identify a subset of keypoints of the keypoints in the image using the feature scores of the up sampled keypoint score map, determine descriptors for the subset of keypoints based on a feature description map, and generate a keypoint descriptor map for the image based on the determined descriptors.

Classes IPC  ?

  • G06T 3/40 - Changement d'échelle d'une image entière ou d'une partie d'image
  • G06K 9/46 - Extraction d'éléments ou de caractéristiques de l'image

79.

WIND DETECTION SYSTEM AND VEHICLE CONTROL

      
Numéro d'application 17113348
Statut En instance
Date de dépôt 2020-12-07
Date de la première publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Hoehenberger, Jonas

Abrégé

This disclosure relates to wind detection and vehicle control. In an example, sensor data can be generated by one or more wind sensing devices for a vehicle that includes at least one light detection and ranging (LIDAR) device. The sensor data can characterize a movement of airborne particles. Wind characteristics can be determined based on the sensor data. A vehicle operating parameter can be updated based on the determined wind characteristics.

Classes IPC  ?

  • G01S 17/95 - Systèmes lidar, spécialement adaptés pour des applications spécifiques pour la météorologie
  • B60W 40/02 - Calcul ou estimation des paramètres de fonctionnement pour les systèmes d'aide à la conduite de véhicules routiers qui ne sont pas liés à la commande d'un sous-ensemble particulier liés aux conditions ambiantes
  • B60W 10/20 - Commande conjuguée de sous-ensembles de véhicule, de fonction ou de type différents comprenant la commande des systèmes de direction

80.

REAL TIME CHUCK TEMPERATURE MONITORING

      
Numéro d'application 17113914
Statut En instance
Date de dépôt 2020-12-07
Date de la première publication 2022-06-09
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Lee, Guan Da
  • Herman, Adi Irwan

Abrégé

A wafer probe test system includes a chuck to support a wafer, and a probe card having a first side to face the chuck, an opposite second side, and an aperture that extends between the first and second sides. The system also includes a probe head mounted to the first side of the probe card and having probe pins to contact a device under test of the wafer, and an infra-red thermal sensor facing the aperture of the probe card to sense a temperature of the wafer.

Classes IPC  ?

  • G01R 31/28 - Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
  • G01J 5/00 - Pyrométrie des radiations

81.

Integrated Battery Charge Regulation Circuit Based on Power FET Conductivity Modulation

      
Numéro d'application 17114081
Statut En instance
Date de dépôt 2020-12-07
Date de la première publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Oner, Hakan
  • Scoones, Kevin

Abrégé

A system includes: a switching converter circuit adapted to be coupled between an input voltage source and a load; and an integrated circuit adapted to be coupled between the input voltage source and a battery and configured to charge the battery. The integrated circuit has: a monitoring circuitry adapted to be coupled to the battery and configured to detect a transient fault condition of the integrated circuit; a power stage adapted to be coupled between the input voltage source and the battery, the power stage having a power switch; and a control circuit coupled between the monitoring circuitry and the power stage, the control circuit configured to provide a control signal to adjust a conductivity of the power switch responsive to a detected transient fault condition.

Classes IPC  ?

  • H02J 7/00 - Circuits pour la charge ou la dépolarisation des batteries ou pour alimenter des charges par des batteries
  • H02H 3/06 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions électriques normales de travail avec ou sans reconnexion - Détails avec reconnexion automatique

82.

NITRIDE-BASED SEMICONDUCTOR LAYER SHARING BETWEEN TRANSISTORS

      
Numéro d'application 17115562
Statut En instance
Date de dépôt 2020-12-08
Date de la première publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Lee, Dong Seup

Abrégé

A semiconductor structure includes a first transistor including a gate structure, a drain, and a source. The gate structure of the first transistor includes a nitride-based semiconductor layer. The semiconductor structure further includes a second transistor including a gate structure, a drain, and a source. The gate structure of the second transistor also includes a nitride-based semiconductor layer. The nitride-based semiconductor layer of the first transistor's gate structure is continuous with the nitride-based semiconductor layer of the second transistor's gate structure.

Classes IPC  ?

  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
  • H01L 29/51 - Matériaux isolants associés à ces électrodes
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices

83.

FILM COVERS FOR SENSOR PACKAGES

      
Numéro d'application 17116963
Statut En instance
Date de dépôt 2020-12-09
Date de la première publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Koduri, Sreenivasan Kalyani
  • Stark, Leslie Edward
  • Kummerl, Steven Alfred
  • Lee, Wai

Abrégé

In some examples, a sensor package includes a semiconductor die having a sensor; a mold compound covering a portion of the semiconductor die; and a cavity formed in a top surface of the mold compound, the sensor being in the cavity. The sensor package includes an adhesive abutting the top surface of the mold compound, and a semi-permeable film abutting the adhesive and covering the cavity. The semi-permeable film is approximately flush with at least four edges of the top surface of the mold compound.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/14 - Supports, p.ex. substrats isolants non amovibles caractérisés par le matériau ou par ses propriétés électriques
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/29 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par le matériau
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

84.

TCP POWER OPTIMIZATION PROTOCOL FOR CONNECTED AND LOW THROUGHPUT DEVICES

      
Numéro d'application US2021060925
Numéro de publication 2022/119757
Statut Délivré - en vigueur
Date de dépôt 2021-11-29
Date de publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Ben Yehezkel, Yoav
  • Yaron, Alpert

Abrégé

A method includes determining to send a data packet (250) from a first transceiver (210) to a second transceiver (220), the data packet (250) configured according to a TCP, determining, at the first transceiver (210), to trigger the second transceiver (220) to send an ACK packet (260) according to a delayed ACK protocol, sending, from the first transceiver (210), the data packet (250) with an additional packet (250a) responsive to determining the triggering of the ACK packet (260), and receiving, at the first transceiver (210), the ACK packet (260) from the second transceiver (220) responsive to the additional packet (250a).

Classes IPC  ?

  • H04L 47/193 - au niveau de la couche de transport, p.ex. liée à TCP

85.

NORMALLY-ON GALLIUM NITRIDE BASED TRANSISTOR WITH P-TYPE GATE

      
Numéro d'application US2021061061
Numéro de publication 2022/119787
Statut Délivré - en vigueur
Date de dépôt 2021-11-30
Date de publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Suh, Chang, Soo
  • Joh, Jungwoo
  • Lee, Dong, Seup
  • Wada, Shoji
  • Kirmse, Karen, Hildegard Ralston

Abrégé

A semiconductor device (100) includes a gallium nitride based low threshold depletion mode transistor (GaN FET) (102) with a threshold potential between -10 volts and -0.5 volts. The GaN FET (102) has a channel layer (108) of III-N semiconductor material including gallium and nitrogen that supports a two-dimensional electron gas (2DEG) (114). The GaN FET (102) has a barrier layer (112) of III-N semiconductor material including aluminum and nitrogen over the channel layer (108). The GaN FET (102) further has a p-type gate (124) of III-N semiconductor material including gallium and nitrogen. A bottom surface (136) of the gate (124), adjacent to the barrier layer (112), does not extend past a top surface (138) of the barrier layer (112), located opposite from the channel layer (108). The GaN FET (102) is free of a dielectric layer between the gate (124) and the barrier layer (112).

Classes IPC  ?

  • H01L 29/00 - DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS - Détails des corps semi-conducteurs ou de leurs électrodes
  • H01L 21/363 - Dépôt de matériaux semi-conducteurs sur un substrat, p.ex. croissance épitaxiale en utilisant un dépôt physique, p.ex. dépôt sous vide, pulvérisation

86.

POWER AMPLIFIER WITH SERIES TRANSFORMER COMBINERS AND HARMONIC TUNING

      
Numéro d'application US2021061321
Numéro de publication 2022/119875
Statut Délivré - en vigueur
Date de dépôt 2021-12-01
Date de publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Dinc, Tolga
  • Kalia, Sachin
  • Sankaran, Swaminathan
  • Haroun, Baher

Abrégé

LL). The system (200) also includes a second differential amplifier (104) and a second transformer (X2) with a primary coil (L3) coupled to an output of the second differential amplifier (104) and with a secondary coil (L4) coupled in series with the secondary coil (L2) of the first transformer (X1). The system (200) also includes a tuning network (204) coupled to a center tap node (206) between the secondary coil (L2) of the first transformer (X1) and the secondary coil (L4) of the second transformer (X2).

Classes IPC  ?

  • H03F 3/26 - Amplificateurs push-pull; Déphaseurs pour ceux-ci
  • H03F 3/42 - Amplificateurs comportant plusieurs éléments amplificateurs ayant leurs circuits à courant continu en série avec la charge, l'électrode de commande de chaque élément étant excitée par au moins une partie du signal d'entrée, p.ex. amplificateurs dit "

87.

LOW POWER DIGITAL MODES FOR DUTY-CYCLED INTEGRATED TRANSCEIVERS

      
Numéro d'application 17544795
Statut En instance
Date de dépôt 2021-12-07
Date de la première publication 2022-06-09
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Rangachari, Sundarrajan
  • Aremallapur, Nagalinga Swamy Basayya
  • Gudipati, Kalyan
  • Patel, Divyeshkumar Mahendrabhai
  • Pothapu, Venkateshwara Reddy
  • Vijayakumar, Aravind
  • Gunturi, Sarma Sundareswara
  • Balakrishnan, Jaiganesh

Abrégé

A technique for reinitializing a coupled circuit, the technique including receiving a common configuration value associated with states of a coupled circuit, tracking states associated with the coupled circuit while the coupled circuit is in a low power state based on the common configuration value, receiving the tracked state associated with the coupled circuit, receiving a scaling value associated with the coupled circuit, determining a current state of the coupled circuit based on the tracked state and the scaling value, and transmitting an indication of the current state to the coupled circuit when the coupled circuit has exited the low power state.

Classes IPC  ?

88.

INTRA-PREDICTION ESTIMATION USING APPROXIMATE RECONSTRUCTED SAMPLES

      
Numéro d'application 17676824
Statut En instance
Date de dépôt 2022-02-22
Date de la première publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Srinivasan, Ranga Ramanujam
  • Siddaramanna, Mahant
  • Srinivasamurthy, Naveen

Abrégé

A method for intra-prediction estimation is provided that includes determining a best intra-prediction mode for a block of samples, wherein at least some of the neighboring samples used for intra-prediction estimation include approximate reconstructed samples, applying approximate reconstruction to the block of samples using the best intra-prediction mode to generate a block of approximate reconstructed samples, and storing the block of approximate reconstructed samples for use in intra-prediction estimation of other blocks of samples.

Classes IPC  ?

  • H04N 19/176 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant un bloc, p.ex. un macrobloc
  • H04N 19/147 - Débit ou quantité de données codées à la sortie du codeur selon des critères de débit-distorsion
  • H04N 19/11 - Sélection du mode de codage ou du mode de prédiction parmi plusieurs modes de codage prédictif spatial

89.

METHOD AND SENSOR SYSTEM WITH INTEGRATED CALIBRATION MECHANISM

      
Numéro d'application 17677930
Statut En instance
Date de dépôt 2022-02-22
Date de la première publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Shen, Ge
  • Zhang, Jun
  • Hu, Songhua

Abrégé

A system generating an electrical signal based on at least one physical quantity, includes sensor units each generating an individual electrical signal in response to the at least one physical quantity, a selecting unit selecting a first number of sensor units from the sensor units and outputting a first combined electrical signal based on the first number of sensor units, and a calibrating unit determining a second number of sensor units to be selected based on the first combined electrical signal.

Classes IPC  ?

  • G01D 18/00 - Test ou étalonnage des appareils ou des dispositions prévus dans les groupes

90.

COVERS FOR SEMICONDUCTOR PACKAGE COMPONENTS

      
Numéro d'application 17116936
Statut En instance
Date de dépôt 2020-12-09
Date de la première publication 2022-06-09
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Koduri, Sreenivasan Kalyani
  • Stark, Leslie Edward

Abrégé

In some examples, a semiconductor package comprises a semiconductor die; an operational component on an active surface of the semiconductor die; and a cover coupled to the active surface of the semiconductor die and covering the operational component. The cover comprises a monolithic structure including a vertical portion and a horizontal portion. A hollow area is between the cover and the operational component. The package also includes a mold compound covering the semiconductor die and the cover.

Classes IPC  ?

  • H01L 23/16 - Matériaux de remplissage ou pièces auxiliaires dans le conteneur, p.ex. anneaux de centrage
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

91.

Method and Apparatus for Adding New Inline Prompts to a Program Development Environment

      
Numéro d'application 17223386
Statut En instance
Date de dépôt 2021-04-06
Date de la première publication 2022-06-09
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Brothers, Malgorzata Anna
  • Chhaya, Harshal S.
  • Hernandez, Pedro Edyvan
  • Stella, Michael Georges

Abrégé

A method for Python programming on a handheld device is provided that includes installing a module in a Python development environment on the handheld device, wherein the module includes a definition of a new inline prompt, and adding the new inline prompt to a plurality of pre-defined inline prompts included in the Python development environment.

Classes IPC  ?

  • G06F 8/33 - Création ou génération de code source Éditeurs intelligents
  • G06F 3/0482 - Techniques d’interaction fondées sur les interfaces utilisateur graphiques [GUI] fondées sur des propriétés spécifiques de l’objet d’interaction affiché ou sur un environnement basé sur les métaphores, p.ex. interaction avec des éléments du bureau telles les fenêtres ou les icônes, ou avec l’aide d’un curseur changeant de comport interaction avec des listes d’éléments sélectionnables, p.ex. les menus

92.

Hall sensor circuit

      
Numéro d'application 17114589
Numéro de brevet 11353519
Statut Délivré - en vigueur
Date de dépôt 2020-12-08
Date de la première publication 2022-06-07
Date d'octroi 2022-06-07
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Polley, Arup
  • Ramaswamy, Srinath M.
  • Bito, Jo
  • Haroun, Baher S.

Abrégé

A Hall sensor circuit includes a first Hall sensor, a second Hall sensor, a first preamplifier circuit, a second preamplifier circuit, a subtractor circuit, and a duty cycling circuit. The first preamplifier circuit includes an input and an output. The input is coupled to the first Hall sensor. The second preamplifier circuit includes a first input, a second input, and an output. The first input is coupled to the second Hall sensor. The subtractor circuit includes a first input coupled to the output of the first preamplifier circuit, a second input coupled to the output of the second preamplifier circuit, and an output coupled to the second input of the second preamplifier circuit. The duty cycling circuit is coupled to the second preamplifier circuit and the second Hall sensor.

Classes IPC  ?

  • G01R 33/00 - Dispositions ou appareils pour la mesure des grandeurs magnétiques
  • G01R 33/07 - Mesure de la direction ou de l'intensité de champs magnétiques ou de flux magnétiques en utilisant des dispositifs galvano-magnétiques des dispositifs à effet Hall

93.

Synchronization between devices for PWM waveforms

      
Numéro d'application 17328561
Numéro de brevet 11356238
Statut Délivré - en vigueur
Date de dépôt 2021-05-24
Date de la première publication 2022-06-07
Date d'octroi 2022-06-07
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Bhardwaj, Manish
  • Akondy, Venkataratna Subrahmanya Bharathi
  • Choudhury, Shamim

Abrégé

A system includes a first controller configured to transmit a synchronization signal to a second controller. The second controller is configured to produce a PWM signal. The system also includes a counter configured to provide a count for the second controller, where the second controller is configured to initiate rising edges and falling edges of the PWM signal based on the count from the counter. The second controller is also configured to measure an error between a time when the synchronization signal is received at the second controller and an expected time of receipt for the synchronization signal. The second controller is also configured to adjust a period of the counter based at least in part on the error.

Classes IPC  ?

  • H03K 7/08 - Modulation de durée ou de largeur
  • H03K 9/08 - Démodulation d'impulsions qui ont été modulées par un signal à variation continue d'impulsions modulées en durée ou en largeur
  • H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur
  • H04L 7/06 - Commande de vitesse ou de phase au moyen de signaux de synchronisation les signaux de synchronisation différant des signaux d'information en amplitude, polarité ou fréquence

94.

Balun With Improved Common Mode Rejection Ratio

      
Numéro d'application 17463886
Statut En instance
Date de dépôt 2021-09-01
Date de la première publication 2022-06-02
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Dusad, Shagun
  • Karthikeyan, Vysakh
  • Mahadev, Naveen
  • Mahammad, Rafi

Abrégé

A balun includes a first winding which has a first terminal coupled to an input, and a second terminal coupled to a reference potential terminal. The balun includes a second winding magnetically coupled to the first winding. The second winding has a first terminal coupled to a first differential output, a second terminal coupled to a second differential output, and a tap coupled to the reference potential terminal. The balun includes a first capacitor which has a first terminal coupled to the first winding and a second terminal coupled to the second winding. The balun includes a third winding which has a first terminal coupled to the reference potential terminal and a floating second terminal. The balun includes a second capacitor which has a first terminal coupled to the third winding and a second terminal coupled to the second winding.

Classes IPC  ?

  • H03H 7/42 - Réseaux permettant de transformer des signaux équilibrés en signaux non équilibrés et réciproquement

95.

TCP POWER OPTIMIZATION PROTOCOL FOR CONNECTED AND LOW THROUGHPUT DEVICES

      
Numéro d'application 17515304
Statut En instance
Date de dépôt 2021-10-29
Date de la première publication 2022-06-02
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Ben Yehezkel, Yoav
  • Alpert, Yaron

Abrégé

A method includes determining to send a data packet from a first transceiver to a second transceiver, the data packet configured according to a TCP, determining, at the first transceiver, to trigger the second transceiver to send an ACK packet according to a delayed ACK protocol, sending, from the first transceiver, the data packet with an additional packet responsive to determining the triggering of the ACK packet, and receiving, at the first transceiver, the ACK packet from the second transceiver responsive to the additional packet.

Classes IPC  ?

  • H04L 5/00 - Dispositions destinées à permettre l'usage multiple de la voie de transmission
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H04L 29/06 - Commande de la communication; Traitement de la communication caractérisés par un protocole
  • H04L 12/26 - Dispositions de surveillance; Dispositions de test

96.

Filtered Coarse Mixer Based Digital Down-Converter for RF Sampling ADCs

      
Numéro d'application 17538460
Statut En instance
Date de dépôt 2021-11-30
Date de la première publication 2022-06-02
Propriétaire Texas Instruments Incorporated (USA)
Inventeur(s)
  • Balakrishnan, Jaiganesh
  • Aremallapur, Nagalinga Swamy Basayya
  • Vs, Aswath

Abrégé

A digital down converter (DDC) that improves efficiency by taking advantage of the periodicity of the coarse mixing process and the memory inherent in the convolution operation performed by decimation filters. In embodiments, the DDC filters and decimates a received signal to generate subfilter outputs and coarse mixes the subfilter outputs for each frequency band of interest. Accordingly, the DDC eliminates the need for separate decimation filters for each of the in-phase (I-phase) and quadrature (Q-phase) signals of each frequency band. In some embodiments, for each frequency band, the DDC combines the subfilter outputs into partial sums for each of the I- and Q-phases. In some of those embodiments, the coarse mixing operation is performed by multiplying the partial sums by real multiplicands and performing a simple post-rotation operation. In those embodiments, the DDC significantly reduces the number of multiplication operations required to perform the coarse mixing process.

Classes IPC  ?

  • H04L 27/14 - Circuits de démodulation; Circuits récepteurs

97.

PARSING FRIENDLY AND ERROR RESILIENT MERGE FLAG CODING IN VIDEO CODING

      
Numéro d'application 17573688
Statut En instance
Date de dépôt 2022-01-12
Date de la première publication 2022-06-02
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s) Zhou, Minhua

Abrégé

Methods and apparatus for parsing friendly and error resilient merge flag coding in video coding are provided. In some methods, in contrast to merging candidate list size dependent coding of the merge flag in the prior art, a merge flag is always encoded in the encoded bit stream for each inter-predicted prediction unit (PU) that is not encoded using skip mode. In some methods, in contrast to the prior art that allowed the merging candidate list to be empty, one or more zero motion vector merging candidates formatted according to the prediction type of the slice containing a PU are added to the merging candidate list if needed to ensure that the list is not empty and/or to ensure that the list contains a maximum number of merging candidates.

Classes IPC  ?

  • G01C 21/34 - Recherche d'itinéraire; Guidage en matière d'itinéraire
  • G05D 1/02 - Commande de la position ou du cap par référence à un système à deux dimensions
  • G06Q 50/30 - Transport; Communications
  • G06Q 10/02 - Réservations, p.ex. pour billetterie, services ou manifestations
  • G08G 1/127 - Systèmes de commande du trafic pour véhicules routiers indiquant la position de véhicules, p.ex. de véhicules à horaire déterminé à une station centrale

98.

MULTILAYERS OF NICKEL ALLOYS AS DIFFUSION BARRIER LAYERS

      
Numéro d'application 17672463
Statut En instance
Date de dépôt 2022-02-15
Date de la première publication 2022-06-02
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Dadvand, Nazila
  • Manack, Christopher Daniel
  • Pavone, Salvatore Frank

Abrégé

A structure for a semiconductor device includes a copper (Cu) layer and a first nickel (Ni) alloy layer with a Ni grain size a1. The structure also includes a second Ni alloy layer with a Ni grain size a2, wherein a1

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

99.

AUTOMOTIVE DISPLAY VALIDATION

      
Numéro d'application 17674812
Statut En instance
Date de dépôt 2022-02-17
Date de la première publication 2022-06-02
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Dubey, Aishwarya
  • Labaziewicz, Peter
  • Rankin, Alan

Abrégé

A method includes receiving, by a system-on-a-chip (SoC) from a camera mounted on a vehicle, a first image and transmitting, by the SoC to a display circuit over an interface cable, the first image. The method also includes receiving, by the SoC from the display circuit, a feedback signature corresponding to the first image. Additionally, the method includes detecting, by the SoC, an error, in response to determining that the feedback signature does not match the transmission-side signature and transmitting, by the SoC to the display circuit, a second image, in response to determining that the feedback signature matches the transmission-side signature.

Classes IPC  ?

  • H04N 17/00 - Diagnostic, test ou mesure, ou leurs détails, pour les systèmes de télévision
  • B60R 1/00 - Dispositions pour la visibilité optique
  • H04N 7/18 - Systèmes de télévision en circuit fermé, c. à d. systèmes dans lesquels le signal n'est pas diffusé

100.

TRACKING TEMPERATURE COMPENSATION OF AN X/Y STRESS INDEPENDENT RESISTOR

      
Numéro d'application 17675066
Statut En instance
Date de dépôt 2022-02-18
Date de la première publication 2022-06-02
Propriétaire TEXAS INSTRUMENTS INCORPORATED (USA)
Inventeur(s)
  • Szelong, Michael
  • Todd, James Robert
  • Fritz, Tobias Bernhard
  • Brederlow, Ralf Peter

Abrégé

An integrated circuit comprises a semiconductor substrate having a surface. A lateral resistor is arranged in a first plane parallel to the surface of the substrate. A vertical reference resistor comprises a layer arranged in a second plane parallel to the surface of the substrate and deeper than the first plane. This layer is doped to promote current flow in the second plane. The vertical reference resistor further comprises a first trench and a second trench coupled between the layer and the surface of the substrate. The first and second trenches are arranged in a vertical direction orthogonal to the first and the second planes and are doped to impede current flow in the vertical direction. A cross-section of the first and second trenches is two-fold rotationally symmetric around the vertical direction, and the lateral resistor and the first and second trenches have the same temperature coefficient.

Classes IPC  ?

  • H01L 27/08 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type
  • G01L 1/18 - Mesure des forces ou des contraintes, en général en utilisant des propriétés des matériaux piézo-résistants, c. à d. des matériaux dont la résistance ohmique varie suivant les modifications de la grandeur ou de la direction de la force appliquée au matériau
  • H01L 49/02 - Dispositifs à film mince ou à film épais
  1     2     3     ...     100        Prochaine page