Cavium International

Îles Caïmanes

Retour au propriétaire

1-100 de 6 820 pour Cavium International Trier par
Recheche Texte
Brevet
États-Unis - USPTO
Affiner par Reset Report
Date
Nouveautés (dernières 4 semaines) 1
2022 janvier (MACJ) 1
2021 octobre 2
2021 septembre 4
2022 (AACJ) 1
Voir plus
Classe IPC
H03M 13/00 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes 269
H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue 262
H04L 12/28 - Réseaux de données à commutation caractérisés par la configuration des liaisons, p.ex. réseaux locaux [LAN Local Area Networks] ou réseaux étendus [WAN Wide Area Networks] 244
H04L 29/06 - Commande de la communication; Traitement de la communication caractérisés par un protocole 222
G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires 210
Voir plus
Statut
En Instance 79
Enregistré / En vigueur 6 741
Résultats pour  brevets
  1     2     3     ...     69        Prochaine page

1.

SIDE MODE SUPPRESSION FOR EXTENDED C-BAND TUNABLE LASER

      
Numéro d'application 16922622
Statut En instance
Date de dépôt 2020-07-07
Date de la première publication 2022-01-13
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • He, Xiaoguang
  • Nagarajan, Radhakrishnan L.

Abrégé

A method for improving wide-band wavelength-tunable laser. The method includes configuring a gain region between a first facet and a second facet and crosswise a PN-junction with an active layer between P-type cladding layer and N-type cladding layer. The method further includes coupling a light excited in the active layer and partially reflected from the second facet to pass through the first facet to a wavelength tuner configured to generate a joint interference spectrum with multiple modes separated by a joint-free-spectral-range (JFSR). Additionally, the method includes configuring the second facet to have reduced reflectivity for increasing wavelengths. Furthermore, the method includes reconfiguring the gain chip with an absorption layer near the active layer to induce a gain loss for wavelengths shorter than a longest wavelength associated with a short-wavelength side mode. Moreover, the method includes outputting amplified light at a basic mode via the second facet.

Classes IPC  ?

  • H01S 5/028 - Revêtements
  • H01S 5/02 - Lasers à semi-conducteurs - Détails ou composants structurels non essentiels au fonctionnement laser
  • H01S 5/026 - Composants intégrés monolithiques, p.ex. guides d'ondes, photodétecteurs de surveillance ou dispositifs d'attaque
  • H01S 5/00 - Lasers à semi-conducteurs
  • H01S 5/50 - Structures amplificatrices non prévues dans les groupes

2.

SYSTEMS AND METHODS FOR TIMING RECOVERY WITH BANDWIDTH EXTENSION

      
Numéro d'application 16860403
Statut En instance
Date de dépôt 2020-04-28
Date de la première publication 2021-10-28
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Smith, Benjamin P.
  • Riani, Jamal

Abrégé

The present invention is directed to circuits and communication. More specifically, a specific embodiment of the present invention provides a timing recovery device with two stages. The first stage generates a clock signal to sample the received waveform, and the second stage provides timing-jitter mitigation. The second stage includes a jitter mitigation circuit with coefficients a function of the instantaneous jitter estimate, in addition to a jitter estimation tracking loop consisting of an error generator, a timing error detector and a loop filter to compensate for timing jitter associated with the clock signal. There are other embodiments as well.

Classes IPC  ?

  • H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur
  • H04L 1/20 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue en utilisant un détecteur de la qualité du signal

3.

COLORLESS SPLITTER BASED ON SOI PLATFORM

      
Numéro d'application 16849197
Statut En instance
Date de dépôt 2020-04-15
Date de la première publication 2021-10-21
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s) Lin, Jie

Abrégé

An optical splitter includes a silicon-on-insulator substrate having a cladding layer. The optical splitter also includes a first waveguide of a first width and a first length buried in the cladding layer and a second waveguide of a second width and a second length buried in the cladding layer disposed in close proximity of the first waveguide by a gap distance. A ratio of the second width over the first width is configured to be smaller than 1 while the first length, the second length, and the gap distance are configured to allow evanescent coupling of a first confined mode of an optical signal in the first waveguide into the second waveguide with a certain splitting ratio being achieved in a range of 1% to <50% substantially unchanged over a broadband of wavelengths.

Classes IPC  ?

  • G02B 6/122 - Elements optiques de base, p.ex. voies de guidage de la lumière
  • G02B 6/13 - Circuits optiques intégrés caractérisés par le procédé de fabrication

4.

MAXIMUM LIKELIHOOD ERROR DETECTION FOR DECISION FEEDBACK EQUALIZERS WITH PAM MODULATION

      
Numéro d'application 17347315
Statut En instance
Date de dépôt 2021-06-14
Date de la première publication 2021-09-30
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Riani, Jamal
  • Rad, Farshid
  • Smith, Benjamin P.
  • Liao, Yu
  • Bhoja, Sudeep

Abrégé

The present invention is directed to data communication. More specifically, an embodiment of the present invention provides an error correction system. Input data signals are processed by a feedforward equalization module and a decision feedback back equalization module. Decisions generated by the decision feedback equalization module are processed by an error detection module, which determines error events associated with the decisions. The error detection module implements a reduced state trellis path. There are other embodiments as well.

Classes IPC  ?

  • H03M 13/39 - Estimation de séquence, c.à d. utilisant des méthodes statistiques pour la reconstitution des codes originaux
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue

5.

METHOD AND DEVICE FOR DIGITAL COMPENSATION OF DYNAMIC DISTORTION IN HIGH-SPEED TRANSMITTERS

      
Numéro d'application 17224835
Statut En instance
Date de dépôt 2021-04-07
Date de la première publication 2021-09-23
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Cartina, Dragos
  • Bhargav, Ankit
  • Riani, Jamal
  • Liew, Wen-Sin
  • Liao, Yu
  • Loi, Chang-Feng

Abrégé

A device and method of operation for digital compensation of dynamic distortion. The transmitter device includes at least a digital-to-analog converter (DAC) connected to a lookup table (LUT), a first shift register, and a second shift register. The method includes iteratively adjusting the input values via the LUT to induce changes in the DAC output that compensate for dynamic distortion, which depends on precursors, current cursors, and postcursors. More specifically, the method includes producing and capturing average output values for each possible sequence of three symbols using the shift register and LUT configuration. Then, the LUT is updated with estimated values to induce desired output values that are adjusted to eliminate clipping. These steps are performed iteratively until one or more check conditions are satisfied. This method can also be combined with techniques such as equalization, eye modulation, and amplitude scaling to introduce desirable output signal characteristics.

Classes IPC  ?

  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
  • H04L 25/02 - Systèmes à bande de base - Détails
  • H04L 25/49 - Circuits d'émission; Circuits de réception à au moins trois niveaux d'amplitude
  • G01R 19/25 - Dispositions pour procéder aux mesures de courant ou de tension ou pour en indiquer l'existence ou le signe utilisant une méthode de mesure numérique
  • G01R 13/34 - Circuits pour représenter une seule forme d'onde par échantillonnage, p.ex. pour de très hautes fréquences
  • H03F 1/32 - Modifications des amplificateurs pour réduire la distorsion non linéaire

6.

SYSTEMS AND METHODS FOR INTERLEAVED HAMMING ENCODING AND DECODING

      
Numéro d'application 16818864
Statut En instance
Date de dépôt 2020-03-13
Date de la première publication 2021-09-16
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Smith, Benjamin
  • Shvydun, Volodymyr
  • Riani, Jamal
  • Lyubomirsky, Ilya

Abrégé

The present invention is directed to data communication and encoding techniques. More specifically, an embodiment of the present invention provides a communication device that aligns a data stream with RS symbols. An interleaver interleaves RS symbols to generate an interleaved RS symbol data stream. Hamming parity blocks are generated for corresponding groups of RS symbols and inserted into the interleaved RS symbol data stream. There are other embodiments as well.

Classes IPC  ?

  • H03M 13/27 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes utilisant des techniques d'entrelaçage
  • H03M 13/15 - Codes cycliques, c. à d. décalages cycliques de mots de code produisant d'autres mots de code, p.ex. codes définis par un générateur polynomial, codes de Bose-Chaudhuri-Hocquenghen [BCH]

7.

INDUCTORS WITH COMPENSATED ELECTROMAGNETIC COUPLING

      
Numéro d'application 17096419
Statut En instance
Date de dépôt 2020-11-12
Date de la première publication 2021-09-09
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Garampazzi, Marco
  • Pisati, Matteo

Abrégé

The present invention is directed to electrical circuits. and more specially, inductor designs that reduce on-chip electromagnetic coupling in certain applications. In a specific embodiment, the present invention provides an inductor that includes coils that are configured to generate magnetic fields of opposite polarities. The electromagnetic fields generated by the inductor coils substantially cancel out with each other, thereby minimizing parasitic inductance of the inductor and reducing interference with operations of other components in an integrated circuit. There are other embodiments as well.

Classes IPC  ?

  • H01F 17/00 - Inductances fixes du type pour signaux
  • H03B 5/12 - Eléments déterminant la fréquence comportant des inductances ou des capacités localisées l'élément actif de l'amplificateur étant un dispositif à semi-conducteurs
  • H04B 1/40 - Circuits

8.

THIN-FILM FILTER FOR TUNABLE LASER

      
Numéro d'application 16805526
Statut En instance
Date de dépôt 2020-02-28
Date de la première publication 2021-09-02
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • He, Xiaoguang
  • Nagarajan, Radhakrishnan L.
  • Taylor, Brian

Abrégé

A thin-film device for a wavelength-tunable semiconductor laser. The device includes a cavity between a high-reflectivity facet and an anti-reflection facet designed to emit a laser light of a wavelength in a tunable range determined by two Vernier-ring resonators with a joint-free-spectral-range between a first wavelength and a second wavelength. The device further includes a film including multiple pairs of a first layer and a second layer sequentially stacking to an outer side of the high-reflectivity facet. Each layer in each pair has one unit of respective optical thickness except one first or second layer in one pair having a larger optical thickness. The film is configured to produce inner reflectivity of the laser light from the high-reflectivity facet at least >90% for wavelengths in the tunable range starting from the first wavelength but at least <50% for wavelengths in a 25 nm range around the second wavelength.

Classes IPC  ?

  • H01S 5/10 - Structure ou forme du résonateur optique
  • H01S 5/022 - Supports; Boîtiers
  • H01S 5/028 - Revêtements
  • G02F 1/01 - Dispositifs ou systèmes pour la commande de l'intensité, de la couleur, de la phase, de la polarisation ou de la direction de la lumière arrivant d'une source lumineuse indépendante, p.ex. commutation, ouverture de porte ou modulation; Optique non linéaire pour la commande de l'intensité, de la phase, de la polarisation ou de la couleur
  • H01S 5/323 - Structure ou forme de la région active; Matériaux pour la région active comprenant des jonctions PN, p.ex. hétérostructures ou doubles hétérostructures dans des composés AIIIBV, p.ex. laser AlGaAs

9.

Handheld automatic weapon subsystem with inhibit and sensor logic

      
Numéro d'application 16898358
Numéro de brevet 11105589
Statut Délivré - en vigueur
Date de dépôt 2020-06-10
Date de la première publication 2021-08-31
Date d'octroi 2021-08-31
Propriétaire
  • MARVELL ASIA PTE LTD. (Singapour)
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
Inventeur(s)
  • Bilbrey, Brett C.
  • Sitrick, David H.

Abrégé

An automated weapon system is comprised a human transported weapon for use by a person, comprising a barrel movable within a stock, utilized for propelling a fired munition towards an area of sighting for the human transported weapon. A targeting subsystem identifies a chosen target in the area of sighting. A computational subsystem, responsive to the targeting subsystem, determines where the chosen target is, and determines where to aim the barrel so that the munitions will strike the chosen target. The barrel is movable within a stock, utilized for propelling a fired munition towards an area of sighting for the human transported weapon. A positioning means adjusts the aim of the barrel responsive to the computational subsystem. A firing subsystem, fires the munition at the chosen target responsive to the positioning means. In one embodiment, detection logic detects a no-shoot situation prior to the firing of the munition; and, inhibit logic prevents the firing logic from firing the munitions responsive to the detection logic detecting a no shoot situation.

Classes IPC  ?

  • F41G 1/46 - Appareils de visée pour utilisations particulières
  • F41G 3/08 - Dispositifs de pointage avec correcteurs de vitesse, direction, température, pression ou humidité de l'atmosphère
  • F41A 21/30 - Silencieux
  • F41G 1/54 - Dispositifs pour tests ou vérifications

10.

Heatsink for co-packaged optical switch rack package

      
Numéro d'application 16894639
Numéro de brevet 11109515
Statut Délivré - en vigueur
Date de dépôt 2020-06-05
Date de la première publication 2021-08-31
Date d'octroi 2021-08-31
Propriétaire
  • MARVELL ASIA PTE LTD. (Singapour)
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
Inventeur(s)
  • Nagarajan, Radhakrishnan L.
  • Ding, Liang
  • Patterson, Mark
  • Coccioli, Roberto
  • Aboagye, Steve

Abrégé

An integrated heatsink for a co-packaged optical-electrical module includes a base plate attached on top of a co-packaged optical-electrical module. The integrated heatsink further includes a plurality of fin structures extended upward from the base plate except a central cavity region with missing sections of fins, each fin extended along an axial direction from a front edge to a back edge of the base plate except some trenches shallow in depth across some fin structures and some other trenches deep in depth down to the base plate either along or across some fin structures. Additionally, the integrated heatsink includes multiple heat pipes including shaped portions embedded in the trenches in the plurality of fin structures. At least one bottom horizontal portion per heat pipe is brazed to the base plate in a corresponding region that is superimposed on hot spots of the co-packaged optical-electrical module under the base plate.

Classes IPC  ?

  • H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage
  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques
  • H01L 23/427 - Refroidissement par changement d'état, p.ex. caloducs
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , p.ex. circuit hybrides
  • H04Q 11/00 - Dispositifs de sélection pour systèmes multiplex
  • G02B 6/43 - Dispositions comprenant une série d'éléments opto-électroniques et d'interconnexions optiques associées

11.

LIGHT SOURCE FOR INTEGRATED SILICON PHOTONICS

      
Numéro d'application 17169037
Statut En instance
Date de dépôt 2021-02-05
Date de la première publication 2021-08-26
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • He, Xiaoguang
  • Nagarajan, Radhakrishnan L.

Abrégé

A light source based on integrated silicon photonics includes a die of a silicon substrate having at least one chip site configured with a surface region, a trench region, and a first stopper region located separately between the surface region and the trench region. The trench region is configured to be a depth lower than the surface region. The light source includes a laser diode chip having a p-side facing the chip site and a n-side being distal to the chip site. The p-side includes a gain region bonded to the trench region, an electrode region bonded to the surface region, and an isolation region engaged with the stopper region to isolate the gain region from the electrode region. The light source also includes a conductor layer in the die configured to connect the gain region to an anode electrode and separately connect the electrode region to a cathode electrode.

Classes IPC  ?

  • H01S 5/00 - Lasers à semi-conducteurs
  • H04B 10/07 - Dispositions pour la surveillance ou le test de systèmes de transmission; Dispositions pour la mesure des défauts de systèmes de transmission
  • H04B 10/27 - Dispositions pour la mise en réseau
  • G02B 6/12 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré
  • G01R 31/26 - Test de dispositifs individuels à semi-conducteurs
  • H01S 5/0234 - Montage à orientation inversée, p.ex. puce retournée [flip-chip], montage à côté épitaxial au-dessous ou montage à jonction au-dessous
  • H01S 5/323 - Structure ou forme de la région active; Matériaux pour la région active comprenant des jonctions PN, p.ex. hétérostructures ou doubles hétérostructures dans des composés AIIIBV, p.ex. laser AlGaAs
  • H01S 5/02 - Lasers à semi-conducteurs - Détails ou composants structurels non essentiels au fonctionnement laser

12.

Silicon optical modulator, method for making the same

      
Numéro d'application 16739973
Numéro de brevet 11086189
Statut Délivré - en vigueur
Date de dépôt 2020-01-10
Date de la première publication 2021-08-10
Date d'octroi 2021-08-10
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Tu, Xiaoguang
  • Lin, Jie
  • Kato, Masaki

Abrégé

A silicon optical modulator includes two silicon waveguide branches coupled between a 2×2 splitter at a common input end and a 2×2 splitter at a common output end. The modulator further includes at least one of the two silicon waveguide branches comprising a ridge-shape having a central portion of a height sandwiched in a width direction by a first side portion and a second side portion throughout a length of the waveguide. The central portion in each cross-section plane thereof includes a p-region and a n-region separated by a continuous borderline to form an irregular shaped PN junction. The borderline is configured to have at least one section-line with a sloped angle relative to the width direction and have a total border-length substantially longer than the height. The p-region is in contact with the first side portion and the n-region is in contact with the second side portion.

Classes IPC  ?

  • G02F 1/225 - Dispositifs ou systèmes pour la commande de l'intensité, de la couleur, de la phase, de la polarisation ou de la direction de la lumière arrivant d'une source lumineuse indépendante, p.ex. commutation, ouverture de porte ou modulation; Optique non linéaire pour la commande de l'intensité, de la phase, de la polarisation ou de la couleur par interférence dans une structure de guide d'ondes optique
  • G02F 1/21 - Dispositifs ou systèmes pour la commande de l'intensité, de la couleur, de la phase, de la polarisation ou de la direction de la lumière arrivant d'une source lumineuse indépendante, p.ex. commutation, ouverture de porte ou modulation; Optique non linéaire pour la commande de l'intensité, de la phase, de la polarisation ou de la couleur par interférence
  • G02B 6/134 - Circuits optiques intégrés caractérisés par le procédé de fabrication par substitution par des atomes de dopage

13.

SILICON PHOTONICS INTEGRATION CIRCUIT

      
Numéro d'application 16776362
Statut En instance
Date de dépôt 2020-01-29
Date de la première publication 2021-07-29
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Tu, Xiaoguang
  • Kato, Masaki
  • Li, Yu

Abrégé

A silicon photonics integration circuit includes a silicon substrate member; a RX sub-circuit formed in the silicon substrate member including multiple RX-input ports each having a mode size converter configured to receive an incoming light signal into one of multiple waveguides and multiple RX photo detectors coupled respectively to the multiple waveguides; and a TX sub-circuit formed in the silicon substrate member including one or more TX-input ports each having a mode size converter coupled to a first TX photo detector into one input waveguide, one or more 1×2 directional couplers each coupled between the input waveguide and two mod-input waveguides, multiple modulators coupled between respective multiple mod-input waveguides and multiple mod-output waveguides each being coupled to a second TX photo detector into one of multiple output waveguides, and multiple TX-output ports each having a mode size converter coupled to respective one of the multiple output waveguides.

Classes IPC  ?

  • G02B 6/12 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré
  • G02B 6/14 - Convertisseurs de mode
  • G02B 6/13 - Circuits optiques intégrés caractérisés par le procédé de fabrication

14.

PROCESSING UNIT AND METHOD FOR COMPUTING A CONVOLUTION USING A HARDWARE-IMPLEMENTED SPIRAL ALGORITHM

      
Numéro d'application 16724554
Statut En instance
Date de dépôt 2019-12-23
Date de la première publication 2021-06-24
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Hanagandi, Deepak I.
  • Bringivijayaraghavan, Venkatraghavan
  • Busi, Aravindan J.

Abrégé

Disclosed is a processing unit for computing a convolution of an activations matrix (e.g., a N×N activations matrix) and a weights kernel (e.g., a M×M weights kernel). The processing unit specifically employs an array of processing elements and a hardware-implemented spiral algorithm to compute the convolution. Due to this spiral algorithm, the need for a discrete data setup logic block is avoided, activation values from the activations matrix can be pre-loaded into processing elements only one time so that the need to repeatedly access the activations matrix is avoided, and the computation can be completed in a relatively low number of clock cycles, which is independent of the number of activation values in the activation matrix and which is equal to the number of weight values in a weights kernel. Also disclosed is an associated processing method.

Classes IPC  ?

15.

ELIMINATING EXECUTION OF INSTRUCTIONS THAT PRODUCE A CONSTANT RESULT

      
Numéro d'application 16702446
Statut En instance
Date de dépôt 2019-12-03
Date de la première publication 2021-06-03
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s) Carlson, David

Abrégé

An instruction is received by a processing pipeline of a computer processor. The instruction is a constant-type of instruction and has an associated constant value. A constant register file is assigned to the instruction. The constant value is written to the constant register file without sending the instruction to execution units (e.g., arithmetic logic units) in the processor pipeline.

Classes IPC  ?

  • G06F 9/30 - Dispositions pour exécuter des instructions machines, p.ex. décodage d'instructions
  • G06F 9/38 - Exécution simultanée d'instructions

16.

PAM4 TRANSCEIVERS FOR HIGH-SPEED COMMUNICATION

      
Numéro d'application 17171801
Statut En instance
Date de dépôt 2021-02-09
Date de la première publication 2021-06-03
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Gopalakrishnan, Karthik
  • Riani, Jamal
  • Tiruvur, Arun

Abrégé

The present invention is directed to data communication. More specifically, embodiments of the present invention provide a transceiver that processes an incoming data stream and generates a recovered clock signal based on the incoming data stream. The transceiver includes a voltage gain amplifier that also performs equalization and provides a driving signal to track and hold circuits that hold the incoming data stream, which is stored by shift and holder buffer circuits. Analog to digital conversion is then performed on the buffer data by a plurality of ADC circuits. Various DSP functions are then performed over the converted data. The converted data are then encoded and transmitted in a PAM format. There are other embodiments as well.

Classes IPC  ?

  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs
  • H03K 5/00 - Manipulation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe
  • H03K 19/0185 - Dispositions pour le couplage; Dispositions pour l'interface utilisant uniquement des transistors à effet de champ
  • H03L 7/093 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence y compris le filtrage ou l'amplification de son signal de sortie utilisant des caractéristiques de filtrage ou d'amplification particulières dans la boucle
  • H03L 7/099 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'oscillateur commandé de la boucle
  • H03L 7/197 - Synthèse de fréquence indirecte, c. à d. production d'une fréquence désirée parmi un certain nombre de fréquences prédéterminées en utilisant une boucle verrouillée en fréquence ou en phase en utilisant un diviseur de fréquence ou un compteur dans la boucle une différence de temps étant utilisée pour verrouiller la boucle, le compteur comptant entre des nombres variables dans le temps ou le diviseur de fréquence divisant par un facteur variable dans le temps, p.ex. pour obtenir une division de fréquence
  • H03L 7/23 - Synthèse de fréquence indirecte, c. à d. production d'une fréquence désirée parmi un certain nombre de fréquences prédéterminées en utilisant une boucle verrouillée en fréquence ou en phase en utilisant plus d'une boucle avec des compteurs d'impulsions ou des diviseurs de fréquence
  • H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur
  • H04L 25/00 - Systèmes à bande de base
  • H04L 25/49 - Circuits d'émission; Circuits de réception à au moins trois niveaux d'amplitude
  • H04B 10/54 - Modulation d'intensité
  • H04L 7/033 - Commande de vitesse ou de phase au moyen des signaux de code reçus, les signaux ne contenant aucune information de synchronisation particulière en utilisant les transitions du signal reçu pour commander la phase de moyens générateurs du signal de synchronisation, p.ex. en utilisant une boucle verrouillée en phase

17.

TAP CENTERER METHOD AND STRUCTURE FOR COHERENT OPTICAL RECEIVER

      
Numéro d'application 17166900
Statut En instance
Date de dépôt 2021-02-03
Date de la première publication 2021-05-27
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Hueda, Mario R.
  • Correa, José
  • Agazzi, Oscar E.

Abrégé

A method and structure for tap centering in a coherent optical receiver device. The center of gravity (CG) of the filter coefficients can be used to evaluate a proper convergence of a time-domain adaptive equalizer. However, the computation of CG in a dual-polarization optical coherent receiver is difficult when a frequency domain (FD) adaptive equalizer is adopted. In this case, the implementation of several inverse fast-Fourier transform (IFFT) stages is required to back time domain impulse response. Here, examples of the present invention estimate CG directly from the FD equalizer taps and compensate for an error of convergence based off of the estimated CG. This estimation method and associated device architecture is able to achieve an excellent tradeoff between accuracy and complexity.

Classes IPC  ?

  • H04B 10/61 - Récepteurs cohérents
  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
  • H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur
  • H04L 27/26 - Systèmes utilisant des codes à fréquences multiples
  • H04B 10/079 - Dispositions pour la surveillance ou le test de systèmes de transmission; Dispositions pour la mesure des défauts de systèmes de transmission utilisant un signal en service utilisant des mesures du signal de données
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue

18.

OPTICAL MODULE

      
Numéro d'application 17168931
Statut En instance
Date de dépôt 2021-02-05
Date de la première publication 2021-05-27
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s) Nagarajan, Radhakrishnan L.

Abrégé

An integrated apparatus with optical/electrical interfaces and protocol converter on a single silicon substrate. The apparatus includes an optical module comprising one or more modulators respectively coupled with one or more laser devices for producing a first optical signal to an optical interface and one or more photodetectors for detecting a second optical signal from the optical interface to generate a current signal. Additionally, the apparatus includes a transmit lane module coupled between the optical module and an electrical interface to receive a first electric signal from the electrical interface and provide a framing protocol for driving the one or more modulators. Furthermore, the apparatus includes a receive lane module coupled between the optical module and the electrical interface to process the current signal to send a second electric signal to the electrical interface.

Classes IPC  ?

  • H04J 14/02 - Systèmes multiplex à division de longueur d'onde
  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs

19.

OPTICAL COMMUNICATION INTERFACE UTILIZING N-DIMENSIONAL DOUBLE SQUARE QUADRATURE AMPLITUDE MODULATION

      
Numéro d'application 17160999
Statut En instance
Date de dépôt 2021-01-28
Date de la première publication 2021-05-20
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Riani, Jamal
  • Bhoja, Sudeep

Abrégé

The present invention is directed to data communication system and methods. More specifically, various embodiments of the present invention provide a communication interface that is configured to transfer data at high bandwidth using nDSQ format(s) over optical communication networks. In certain embodiments, the communication interface is used by various devices, such as spine switches and leaf switches, within a spine-leaf network architecture, which allows large amount of data to be shared among servers.

Classes IPC  ?

  • H04B 10/27 - Dispositions pour la mise en réseau
  • H04L 27/34 - Systèmes à courant porteur à modulation de phase et d'amplitude, p.ex. en quadrature d'amplitude
  • H04B 10/25 - Dispositions spécifiques à la transmission par fibres
  • H03K 9/02 - Démodulation d'impulsions qui ont été modulées par un signal à variation continue d'impulsions modulées en amplitude
  • H04B 10/61 - Récepteurs cohérents
  • H04B 14/00 - Systèmes de transmission non caractérisés par le milieu utilisé pour la transmission
  • H04L 27/06 - Circuits de démodulation; Circuits récepteurs
  • H04L 27/02 - Systèmes à courant porteur à modulation d'amplitude, p.ex. utilisant la manipulation par tout ou rien; Modulation à bande latérale unique ou à bande résiduelle

20.

TAP STABILIZER METHOD AND STRUCTURE FOR COHERENT OPTICAL RECEIVER

      
Numéro d'application 17162884
Statut En instance
Date de dépôt 2021-01-29
Date de la première publication 2021-05-20
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Hueda, Mario R.
  • Agazzi, Oscar E.

Abrégé

A method and structure for a coherent optical receiver device. Timing recovery (TR) is implemented after channel dispersion (i.e., chromatic dispersion (CD) and polarization mode dispersion (PMD)) compensation blocks. This architecture provides both improves performance and reduces power consumption of the device. Also, a TR loop is provided, enabling computing, by an error evaluation module, a first sampling phase error (SPE) and computing, by a timing phase information (TPI) module coupled to the error evaluation module, a second SPE from a plurality of CD equalizer taps PMD equalizer taps. The first and second SPE are combined into a total phase error (TPE) in a combining module, and the resulting TPE is filtered by a timing recovery (TR) filter coupled to an interpolated timing recovery (ITR) module and the combining module. The ITR module then synchronizes an input signal of the coherent optical receiver according to the TPE.

Classes IPC  ?

  • H04B 10/61 - Récepteurs cohérents
  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
  • H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur
  • H04L 27/26 - Systèmes utilisant des codes à fréquences multiples
  • H04B 10/079 - Dispositions pour la surveillance ou le test de systèmes de transmission; Dispositions pour la mesure des défauts de systèmes de transmission utilisant un signal en service utilisant des mesures du signal de données
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue

21.

Method and device for digital compensation of dynamic distortion in high-speed transmitters

      
Numéro d'application 16825637
Numéro de brevet 11005690
Statut Délivré - en vigueur
Date de dépôt 2020-03-20
Date de la première publication 2021-05-11
Date d'octroi 2021-05-11
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Cartina, Dragos
  • Bhargav, Ankit
  • Riani, Jamal
  • Liew, Wen-Sin
  • Liao, Yu
  • Loi, Changfeng

Abrégé

A device and method of operation for digital compensation of dynamic distortion. The transmitter device includes at least a digital-to-analog converter (DAC) connected to a lookup table (LUT), a first shift register, and a second shift register. The method includes iteratively adjusting the input values via the LUT to induce changes in the DAC output that compensate for dynamic distortion, which depends on precursors, current cursors, and postcursors. More specifically, the method includes producing and capturing average output values for each possible sequence of three symbols using the shift register and LUT configuration. Then, the LUT is updated with estimated values to induce desired output values that are adjusted to eliminate clipping. These steps are performed iteratively until one or more check conditions are satisfied. This method can also be combined with techniques such as equalization, eye modulation, and amplitude scaling to introduce desirable output signal characteristics.

Classes IPC  ?

  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
  • H04L 25/02 - Systèmes à bande de base - Détails
  • H04L 25/49 - Circuits d'émission; Circuits de réception à au moins trois niveaux d'amplitude
  • G01R 19/25 - Dispositions pour procéder aux mesures de courant ou de tension ou pour en indiquer l'existence ou le signe utilisant une méthode de mesure numérique
  • G01R 13/34 - Circuits pour représenter une seule forme d'onde par échantillonnage, p.ex. pour de très hautes fréquences
  • H03F 1/32 - Modifications des amplificateurs pour réduire la distorsion non linéaire

22.

Systems and methods for relative intensity noise cancelation

      
Numéro d'application 16991927
Numéro de brevet 11012265
Statut Délivré - en vigueur
Date de dépôt 2020-08-12
Date de la première publication 2021-05-06
Date d'octroi 2021-05-18
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Riani, Jamal
  • Lyubomirsky, Ilya

Abrégé

The present invention is directed to communication methods and systems thereof. In a specific embodiment, a noise cancelation system includes a slicer that processes a data stream generates both PAM symbols and error data. An RIN estimator generates RIN data based on the PAM symbols and the error data. A filter removes non-RIN information from the RIN data. The filtered RIN data includes an offset term and a gain term, which are used to remove RIN noise from the data stream. There are other embodiments as well.

Classes IPC  ?

  • H04B 10/69 - Dispositions électriques dans le récepteur
  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
  • H04L 25/06 - Moyens pour rétablir le niveau à courant continu; Correction de distorsion de polarisation
  • H04B 10/516 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs - Détails du codage ou de la modulation
  • H04B 10/58 - Compensation pour sortie d’émetteur non linéaire

23.

DUAL-SLAB-LAYER LOW-LOSS SILICON OPTICAL MODULATOR

      
Numéro d'application 17094736
Statut En instance
Date de dépôt 2020-11-10
Date de la première publication 2021-04-22
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Tu, Xiaoguang
  • Kato, Masaki

Abrégé

A silicon optical modulator is fabricated to have a multi-slab structure between the contacts and the waveguide, imparting desirable performance attributes. A first slab comprises dopant of a first level. A second slab adjacent to (e.g., on top of) the first slab, comprises a doped region proximate to a contact, and an intrinsic region proximate to the waveguide. The parallel resistance properties and low overlap between the highly doped silicon and optical mode pigtail afforded by the multi-slab configuration, allow the modulator to operate with reduced optical losses and at a high speed. Embodiments may be implemented in a Mach-Zehnder interferometer or in micro-ring resonator modulator configuration.

Classes IPC  ?

  • G02F 1/025 - Dispositifs ou systèmes pour la commande de l'intensité, de la couleur, de la phase, de la polarisation ou de la direction de la lumière arrivant d'une source lumineuse indépendante, p.ex. commutation, ouverture de porte ou modulation; Optique non linéaire pour la commande de l'intensité, de la phase, de la polarisation ou de la couleur basés sur des éléments à semi-conducteurs ayant au moins une barrière de potentiel, p.ex. jonction PN, PIN dans une structure de guide d'ondes optique
  • G02F 1/225 - Dispositifs ou systèmes pour la commande de l'intensité, de la couleur, de la phase, de la polarisation ou de la direction de la lumière arrivant d'une source lumineuse indépendante, p.ex. commutation, ouverture de porte ou modulation; Optique non linéaire pour la commande de l'intensité, de la phase, de la polarisation ou de la couleur par interférence dans une structure de guide d'ondes optique

24.

APPARATUS AND METHODS FOR DIGITAL SIGNAL CONSTELLATION TRANSFORMATION

      
Numéro d'application 17109778
Statut En instance
Date de dépôt 2020-12-02
Date de la première publication 2021-04-22
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s) Fan, Shu Hao

Abrégé

Apparatus and method for digital signal constellation transformation are provided herein. In certain configurations, an integrated circuit includes an analog front-end that converts an analog signal vector representing an optical signal into a digital signal vector, and a digital signal processing circuit that processes the digital signal vector to recover data from the optical signal. The digital signal processing circuit generates signal data representing a signal constellation of the digital signal vector. The digital signal processing circuit includes an adaptive gain equalizer that compensates the signal data for distortion of the signal constellation arising from biasing errors of optical modulators used to transmit the optical signal.

Classes IPC  ?

  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs
  • H04B 10/50 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs
  • H04B 10/61 - Récepteurs cohérents

25.

PARTITIONED SUBSTRATES WITH INTERCONNECT BRIDGE

      
Numéro d'application 16599738
Statut En instance
Date de dépôt 2019-10-11
Date de la première publication 2021-04-15
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Sauter, Wolfgang
  • Kuemerle, Mark W.
  • Tremble, Eric W.

Abrégé

The present disclosure relates to semiconductor structures and, more particularly, to partitioned substrates with interconnect bridge structures and methods of manufacture. The structure includes: a plurality of substrates; at least one chip bonded and electrically connected to each of the plurality of substrates; and an interconnect bridge that physically connects the plurality of substrates and electrically connects each of the plurality of chips bonded to each of the plurality of substrates.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

26.

APPARATUS AND METHOD FOR COMMUNICATING DATA OVER AN OPTICAL CHANNEL

      
Numéro d'application 17127510
Statut En instance
Date de dépôt 2020-12-18
Date de la première publication 2021-04-15
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Smith, Benjamin P.
  • Farhoodfar, Arash

Abrégé

An optical module processes first FEC (Forward Error Correction) encoded data produced by a first FEC encoder. The optical module has a second FEC encoder for further coding a subset of the first FEC encoded data to produce second FEC encoded data. The optical module also has an optical modulator for modulating, based on a combination of the second FEC encoded data and a remaining portion of the first FEC encoded data that is not further coded, an optical signal for transmission over an optical channel. The second FEC encoder is an encoder for an FEC code that has a bit-level trellis representation with a number of states in any section of the bit-level trellis representation being less than or equal to 64 states. In this manner, the second FEC encoder has relatively low complexity (e.g. relatively low transistor count) that can reduce power consumption for the optical module.

Classes IPC  ?

  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H04B 10/50 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs
  • H04B 10/516 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs - Détails du codage ou de la modulation
  • H04B 10/54 - Modulation d'intensité
  • H03M 13/29 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes combinant plusieurs codes ou structures de codes, p.ex. codes de produits, codes de produits généralisés, codes concaténés, codes interne et externe
  • H04B 10/532 - Modulation de polarisation
  • H04B 10/69 - Dispositions électriques dans le récepteur

27.

APPARATUS AND METHOD FOR THERMAL DISSIPATION OF PHOTONIC TRANSCEIVING MODULE

      
Numéro d'application 17095269
Statut En instance
Date de dépôt 2020-11-11
Date de la première publication 2021-03-25
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Togami, Chris
  • Nagarajan, Radhakrishnan L.
  • Sasser, Gary
  • Taylor, Brian

Abrégé

An apparatus for dissipating heat from a photonic transceiver module. The apparatus includes a top-plate member disposed in a length direction of a package for the photonic transceiver module. The apparatus further includes multiple fins formed on the top-plate member along the length direction from a backend position to a frontend position except at least one fin with a shorter length, forming an elongated void from the backend position to one backend of the at least one fin. Additionally, the apparatus includes a cover member disposed over the multiple fins with a horizontal sheet, two vertical side sheets, and a flange bent vertically from a middle portion of backend of the horizontal sheet. Furthermore, the apparatus includes a spring loaded in the elongated void between the flange and the one backend of the at least one fin to minimize an air gap at the backend of the horizontal sheet.

Classes IPC  ?

  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques
  • F28F 1/14 - Eléments tubulaires ou leurs ensembles avec moyens pour augmenter la surface de transfert de chaleur, p.ex. avec des ailettes, avec des saillies, avec des évidements ces moyens étant uniquement à l'extérieur de l'élément tubulaire et s'étendant longitudinalement
  • H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage

28.

COHERENT OPTICAL TRANSCEIVER WITH PROGRAMMABLE APPLICATION MODES

      
Numéro d'application 17109744
Statut En instance
Date de dépôt 2020-12-02
Date de la première publication 2021-03-25
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Voois, Paul
  • Crivelli, Diego Ernesto
  • Lopez, Ramiro Rogelio
  • Finochietto, Jorge Manuel
  • Agazzi, Oscar Ernesto
  • Yousefi, Nariman
  • Swenson, Norman L.

Abrégé

Methods of operating an optical communication system in coherent optical transmissions for metro applications. Relative to conventional solutions, the optical communication system can be implemented with reduced cost and can operate with reduced power consumption, while maintaining high data rate performance (e.g., 100 G). Furthermore, a programmable transceiver enables compatibility with a range of different types of optical networks having varying performance and power tradeoffs. In one embodiment, the optical communication system uses 100 Gb/s dual-polarization 16-point quadrature amplitude modulation (DP-16QAM) with non-linear pre-compensation of Indium Phosphide (InP) optics for low power consumption.

Classes IPC  ?

  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs
  • H04B 10/58 - Compensation pour sortie d’émetteur non linéaire
  • H04B 10/2507 - Dispositions spécifiques à la transmission par fibres pour réduire ou éliminer la distorsion ou la dispersion

29.

SMALL FORM FACTOR TRANSMITTING DEVICE

      
Numéro d'application 17115296
Statut En instance
Date de dépôt 2020-12-08
Date de la première publication 2021-03-25
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Nagarajan, Radhakrishnan L.
  • Li, Peng-Chih
  • Law, Pi-Cheng

Abrégé

A packaged transmitter device includes a base member comprising a planar part mounted with a thermoelectric cooler, a transmitter, and a coupling lens assembly, and an assembling part connected to one side of the planar part. The device further includes a circuit board bended to have a first end region and a second end region being raised to a higher level. The first end region disposed on a top surface of the planar part includes multiple electrical connection patches respectively connected to the thermoelectric and the transmitter. The second end region includes an electrical port for external connection. Additionally, the device includes a cover member disposed over the planar part. Furthermore, the device includes a cylindrical member installed to the assembling part for enclosing an isolator aligned to the coupling lens assembly along its axis and connected to a fiber to couple optical signal from the transmitter to the fiber.

Classes IPC  ?

  • H01S 5/06 - Dispositions pour commander les paramètres de sortie du laser, p.ex. en agissant sur le milieu actif
  • H04B 10/50 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs
  • H01S 5/024 - Dispositions pour la gestion thermique
  • H01S 5/00 - Lasers à semi-conducteurs
  • H01S 5/022 - Supports; Boîtiers
  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques
  • H01S 5/068 - Stabilisation des paramètres de sortie du laser
  • H01S 5/125 - Lasers à réflecteurs de Bragg répartis [lasers DBR]

30.

METHODS AND SYSTEMS FOR DATA TRANSMISSION

      
Numéro d'application 17108386
Statut En instance
Date de dépôt 2020-12-01
Date de la première publication 2021-03-18
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Smith, Benjamin P.
  • Riani, Jamal
  • Farhoodfar, Arash
  • Bhoja, Sudeep

Abrégé

The present invention relates to data communication systems and methods thereof. More specifically, embodiments of the present invention provide a data transmission method. Data are encoded with staircase encoder, and staircase coded blocks are first interleaved then combined into outer code frames. Code frames additionally include sync words and padding bits. A second interleaving is applied to the bits of the code frames, and Hamming encoding is performed on the output of the second interleaver. Hamming codewords are Gray-mapped to dual-polarized quadrature-amplitude-modulation (DP-QAM) symbols, and a third interleaving of the symbols from a set of successive Hamming codewords is performed. Pilot symbols are inserted periodically into the stream of DP-QAM symbols. There are other embodiments as well.

Classes IPC  ?

  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H03M 13/19 - Correction d'une seule erreur sans utiliser les propriétés particulières des codes cycliques, p.ex. codes de Hamming, codes de Hamming étendus ou généralisés
  • H03M 13/25 - Détection d'erreurs ou correction d'erreurs transmises par codage spatial du signal, c. à d. en ajoutant une redondance dans la constellation du signal, p.ex. modulation codée en treillis [TMC]
  • H03M 13/29 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes combinant plusieurs codes ou structures de codes, p.ex. codes de produits, codes de produits généralisés, codes concaténés, codes interne et externe

31.

Light source for integrated silicon photonics

      
Numéro d'application 16800974
Numéro de brevet 10951003
Statut Délivré - en vigueur
Date de dépôt 2020-02-25
Date de la première publication 2021-03-16
Date d'octroi 2021-03-16
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • He, Xiaoguang
  • Nagarajan, Radhakrishnan L.

Abrégé

A light source based on integrated silicon photonics includes a die of a silicon substrate having at least one chip site configured with a surface region, a trench region, and a first stopper region located separately between the surface region and the trench region. The trench region is configured to be a depth lower than the surface region. The light source includes a laser diode chip having a p-side facing the chip site and a n-side being distal to the chip site. The p-side includes a gain region bonded to the trench region, an electrode region bonded to the surface region, and an isolation region engaged with the stopper region to isolate the gain region from the electrode region. The light source also includes a conductor layer in the die configured to connect the gain region to an anode electrode and separately connect the electrode region to a cathode electrode.

Classes IPC  ?

  • H04B 10/00 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques
  • H01S 5/00 - Lasers à semi-conducteurs
  • H01S 5/022 - Supports; Boîtiers
  • H01S 5/02 - Lasers à semi-conducteurs - Détails ou composants structurels non essentiels au fonctionnement laser
  • H01S 5/323 - Structure ou forme de la région active; Matériaux pour la région active comprenant des jonctions PN, p.ex. hétérostructures ou doubles hétérostructures dans des composés AIIIBV, p.ex. laser AlGaAs
  • H04B 10/27 - Dispositions pour la mise en réseau
  • H04B 10/07 - Dispositions pour la surveillance ou le test de systèmes de transmission; Dispositions pour la mesure des défauts de systèmes de transmission
  • G01R 31/26 - Test de dispositifs individuels à semi-conducteurs
  • G02B 6/12 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré
  • H01S 5/12 - Structure ou forme du résonateur optique le résonateur ayant une structure périodique, p.ex. dans des lasers à rétroaction répartie [lasers DFB]

32.

CIRCUIT FOR MULTI-PATH INTERFERENCE MITIGATION IN AN OPTICAL COMMUNICATION SYSTEM

      
Numéro d'application 16951653
Statut En instance
Date de dépôt 2020-11-18
Date de la première publication 2021-03-11
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Smith, Benjamin P.
  • Riani, Jamal
  • Bhoja, Sudeep
  • Farhoodfar, Arash
  • Bhatt, Vipul

Abrégé

A circuit and method for mitigating multi-path interference in direct detection optical systems is provided. Samples of an optical signal having a pulse amplitude modulated (PAM) E-field are processed by generating a PAM level for each sample. For each sample, the sample is subtracted from the respective PAM level to generate a corresponding error sample. The error samples are lowpass filtered to produce estimates of multi-path interference (MPI). For each sample, one of the estimates of MPI is combined with the sample to produce an interference-mitigated sample.

Classes IPC  ?

  • H04B 10/58 - Compensation pour sortie d’émetteur non linéaire
  • H04B 10/2507 - Dispositions spécifiques à la transmission par fibres pour réduire ou éliminer la distorsion ou la dispersion
  • H04B 10/69 - Dispositions électriques dans le récepteur
  • H04B 10/54 - Modulation d'intensité
  • H04B 10/516 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs - Détails du codage ou de la modulation
  • H04B 10/00 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques

33.

Apparatus and method for thermal dissipation of photonic transceiving module

      
Numéro d'application 16578090
Numéro de brevet 10942323
Statut Délivré - en vigueur
Date de dépôt 2019-09-20
Date de la première publication 2021-03-09
Date d'octroi 2021-03-09
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Togami, Chris
  • Nagarajan, Radhakrishnan L.
  • Sasser, Gary
  • Taylor, Brian

Abrégé

An apparatus for dissipating heat from a photonic transceiver module. The apparatus includes a top-plate member disposed in a length direction of a package for the photonic transceiver module. The apparatus further includes multiple fins formed on the top-plate member along the length direction from a backend position to a frontend position except at least one fin with a shorter length, forming an elongated void from the backend position to one backend of the at least one fin. Additionally, the apparatus includes a cover member disposed over the multiple fins with a horizontal sheet, two vertical side sheets, and a flange bent vertically from a middle portion of backend of the horizontal sheet. Furthermore, the apparatus includes a spring loaded in the elongated void between the flange and the one backend of the at least one fin to minimize an air gap at the backend of the horizontal sheet.

Classes IPC  ?

  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques
  • H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage
  • F28F 1/14 - Eléments tubulaires ou leurs ensembles avec moyens pour augmenter la surface de transfert de chaleur, p.ex. avec des ailettes, avec des saillies, avec des évidements ces moyens étant uniquement à l'extérieur de l'élément tubulaire et s'étendant longitudinalement

34.

MONOLITHICALLY INTEGRATED SYSTEM ON CHIP FOR SILICON PHOTONICS

      
Numéro d'application 17088197
Statut En instance
Date de dépôt 2020-11-03
Date de la première publication 2021-02-18
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Nagarajan, Radhakrishnan L.
  • Xu, Chao

Abrégé

The present invention includes an integrated system-on-chip device configured on a substrate member. The device has a data input/output interface provided on the substrate member and configured for a predefined data rate and protocol. The device has an input/output block provided on the substrate member and coupled to the data input/output interface. The input/output block comprises a SerDes block, a CDR block, a compensation block, and an equalizer block. The SerDes block is configured to convert a first data stream of N having a first predefined data rate at a first clock rate into a second data stream of M having a second predefined data rate at a second clock rate. The device has a driver module provided on the substrate member and coupled to a signal processing block, and a driver interface provided on the substrate member and coupled to the driver module and a silicon photonics device.

Classes IPC  ?

  • G06F 15/78 - Architectures de calculateurs universels à programmes enregistrés comprenant une seule unité centrale
  • G06F 13/42 - Protocole de transfert pour bus, p.ex. liaison; Synchronisation
  • G02B 6/12 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré
  • H04L 27/00 - Systèmes à porteuse modulée
  • G06F 13/364 - Traitement de demandes d'interconnexion ou de transfert pour l'accès au bus ou au système à bus communs avec commande d'accès centralisée utilisant des signaux indépendants de demande ou d'autorisation, p.ex. utilisant des lignes séparées de demande et d'autorisation
  • G06F 13/40 - Structure du bus
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs

35.

Compact optical module integrated for communicating cryptocurrency transaction

      
Numéro d'application 16053715
Numéro de brevet 10924269
Statut Délivré - en vigueur
Date de dépôt 2018-08-02
Date de la première publication 2021-02-16
Date d'octroi 2021-02-16
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Ding, Liang
  • Nagarajan, Radhakrishnan L.
  • Coccioli, Roberto

Abrégé

A compact optical transceiver formed by hybrid multichip integration. The optical transceiver includes a Si-photonics chip attached on a PCB. Additionally, the optical transceiver includes a first TSV interposer and a second TSV interposer separately attached nearby the Si-photonics chip on the PCB. Furthermore, the optical transceiver includes a driver chip flip-bonded partially on the Si-photonics chip through a first sets of bumps and partially on the first TSV interposer through a second sets of bumps. Moreover, the optical transceiver includes a transimpedance amplifier module chip flip-bonded partially on the Si-photonics chip through a third sets of bumps and partially on the second TSV interposer through a fourth set of bumps.

Classes IPC  ?

  • H04L 9/08 - Répartition de clés
  • H04B 10/70 - Communications quantiques photoniques
  • H05K 1/02 - Circuits imprimés - Détails
  • G02B 6/12 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré
  • G06Q 20/06 - Circuits privés de paiement, p.ex. impliquant de la monnaie électronique utilisée uniquement entre les participants à un programme commun de paiement

36.

MULTI-PORT MEMORY ARCHITECTURE FOR A SYSTOLIC ARRAY

      
Numéro d'application 16527100
Statut En instance
Date de dépôt 2019-07-31
Date de la première publication 2021-02-04
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Bringivijayaraghavan, Venkatraghavan
  • Busi, Aravindan J.
  • Hanagandi, Deepak I.
  • Arsovski, Igor

Abrégé

A memory architecture and a processing unit that incorporates the memory architecture and a systolic array. The memory architecture includes: memory array(s) with multi-port (MP) memory cells; first wordlines connected to the cells in each row; and, depending upon the embodiment, second wordlines connected to diagonals of cells or diagonals of sets of cells. Data from a data input matrix is written to the memory cells during first port write operations using the first wordlines and read out from the memory cells during second port read operations using the second wordlines. Due to the diagonal orientation of the second wordlines and due to additional features (e.g., additional rows of memory cells that store static zero data values or read data mask generators that generate read data masks), data read from the memory architecture and input directly into a systolic array is in the proper order, as specified by a data setup matrix.

Classes IPC  ?

  • G06F 15/80 - Architectures de calculateurs universels à programmes enregistrés comprenant un ensemble d'unités de traitement à commande commune, p.ex. plusieurs processeurs de données à instruction unique
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
  • G11C 11/419 - Circuits de lecture-écriture [R-W]

37.

CLOSED LOOP MODULE CONTROL FOR COMMUNICATION BASED ON SIGNAL QUALITY

      
Numéro d'application 17071701
Statut En instance
Date de dépôt 2020-10-15
Date de la première publication 2021-01-28
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Rope, Todd
  • Nagarajan, Radhakrishnan L.

Abrégé

The present invention is directed to communication systems and methods. According to an embodiment, a receiving optical transceiver determines signal quality for signals received from a transmitting optical transceiver. Information related to the signal quality is embedded into back-channel data and sent to the transmitting optical transceiver. The transmitting optical transceiver detects the presence of the back-channel data and adjusts one or more of its operating parameters based on the back-channel data. There are other embodiments as well.

Classes IPC  ?

  • H04B 10/079 - Dispositions pour la surveillance ou le test de systèmes de transmission; Dispositions pour la mesure des défauts de systèmes de transmission utilisant un signal en service utilisant des mesures du signal de données
  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs

38.

METHOD AND STRUCTURE FOR CONTROLLING BANDWIDTH AND PEAKING OVER GAIN IN A VARIABLE GAIN AMPLIFIER (VGA)

      
Numéro d'application 17065164
Statut En instance
Date de dépôt 2020-10-07
Date de la première publication 2021-01-21
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s) Broekaert, Tom Peter Edward

Abrégé

A method of controlling bandwidth and peaking over gain in a variable gain amplifier (VGA) device and structure therefor. The device includes at least three differential transistor pairs configured as a cross-coupled differential amplifier with differential input nodes, differential bias nodes, differential output nodes, a current source node, and two cross-coupling nodes. The cross-coupled differential amplifier includes a load resistor coupled to each of the differential output nodes and one of the cross-coupling nodes, and a load inductor coupled to the each of the cross-coupling nodes and a power supply rail. A current source is electrically coupled to the current source node. The cross-coupling configuration with the load resistance and inductance results in a lower bandwidth and lowered peaking at low gain compared to high gain. Further, the tap point into the inductor can be chosen as another variable to “tune” the bandwidth and peaking in a communication system.

Classes IPC  ?

  • H03G 1/00 - RÉGLAGE DE L'AMPLIFICATION - Détails des dispositions pour le réglage de l'amplification
  • H03G 3/30 - Commande automatique dans des amplificateurs comportant des dispositifs semi-conducteurs
  • H03G 1/02 - Commande à distance d'amplification, tonalité ou largeur de bande

39.

Integrated compact in-package light engine

      
Numéro d'application 17033194
Numéro de brevet 10892830
Statut Délivré - en vigueur
Date de dépôt 2020-09-25
Date de la première publication 2021-01-12
Date d'octroi 2021-01-12
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Liang, Ding
  • Patterson, Mark
  • Coccioli, Roberto
  • Nagarajan, Radhakrishnan L.

Abrégé

An integrated compact light engine configured in a on-board in-package optics assembly. The compact light engine includes a single substrate to integrate multiple optical-electrical modules. Each optical-electrical module includes an integrated optical transceiver based on silicon-photonics platform, in which a transmit path configured to output four light signals centered at four CWDM wavelengths and from four laser devices and to modulate the four light signals respectively by four modulators driven by a driver chip and to deliver a multiplexed transmission light. A receive path includes a photodetector to detect four input signals demultiplexed from an incoming light and a trans-impedance amplifier chip to process electrical signals converted from the four input signals detected. A multi-channel light engine is formed by co-integrating or co-mounting a switch device with multiple compact light engines on a common substrate member to provide up to 51.2 Tbit/s total capacity of data communication with median-or-short-reach electrical interconnect.

Classes IPC  ?

  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs
  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques
  • H01S 5/02 - Lasers à semi-conducteurs - Détails ou composants structurels non essentiels au fonctionnement laser
  • H01S 5/022 - Supports; Boîtiers
  • H01S 5/12 - Structure ou forme du résonateur optique le résonateur ayant une structure périodique, p.ex. dans des lasers à rétroaction répartie [lasers DFB]
  • H04J 14/02 - Systèmes multiplex à division de longueur d'onde
  • G02F 1/313 - Dispositifs de déflexion numérique dans une structure de guide d'ondes optique

40.

Data transmission between memory and on chip memory of inference engine for machine learning via a single data gathering instruction

      
Numéro d'application 16420103
Numéro de brevet 10891136
Statut Délivré - en vigueur
Date de dépôt 2019-05-22
Date de la première publication 2021-01-12
Date d'octroi 2021-01-12
Propriétaire
  • MARVELL ASIA PTE, LTD. (Singapour)
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
Inventeur(s) Sodani, Avinash

Abrégé

A system to support data gathering for a machine learning (ML) operation comprises a memory unit configured to maintain data for the ML operation in a plurality of memory blocks each accessible via a memory address. The system further comprises an inference engine comprising a plurality of processing tiles each comprising one or more of an on-chip memory (OCM) configured to load and maintain data for local access by components in the processing tile. The system also comprises a core configured to program components of the processing tiles of the inference engine according to an instruction set architecture (ISA) and a data streaming engine configured to stream data between the memory unit and the OCMs of the processing tiles of the inference engine wherein data streaming engine is configured to perform a data gathering operation via a single data gathering instruction of the ISA at the same time.

Classes IPC  ?

  • G06F 15/78 - Architectures de calculateurs universels à programmes enregistrés comprenant une seule unité centrale
  • G06N 20/00 - Apprentissage automatique
  • G06F 9/30 - Dispositions pour exécuter des instructions machines, p.ex. décodage d'instructions
  • G06F 9/38 - Exécution simultanée d'instructions
  • G06N 20/10 - Apprentissage automatique utilisant des méthodes à noyaux, p.ex. séparateurs à vaste marge [SVM]

41.

Inductors with compensated electromagnetic coupling

      
Numéro d'application 16811946
Numéro de brevet 10867735
Statut Délivré - en vigueur
Date de dépôt 2020-03-06
Date de la première publication 2020-12-15
Date d'octroi 2020-12-15
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Garampazzi, Marco
  • Pisati, Matteo

Abrégé

The present invention is directed to electrical circuits. and more specially, inductor designs that reduce on-chip electromagnetic coupling in certain applications. In a specific embodiment, the present invention provides an inductor that includes coils that are configured to generate magnetic fields of opposite polarities. The electromagnetic fields generated by the inductor coils substantially cancel out with each other, thereby minimizing parasitic inductance of the inductor and reducing interference with operations of other components in an integrated circuit. There are other embodiments as well.

Classes IPC  ?

  • H04B 1/38 - TRANSMISSION - Détails des systèmes de transmission non caractérisés par le milieu utilisé pour la transmission Émetteurs-récepteurs, c. à d. dispositifs dans lesquels l'émetteur et le récepteur forment un ensemble structural et dans lesquels au moins une partie est utilisée pour des fonctions d'émission et de réception
  • H04L 5/16 - Systèmes semi-duplex; Commutation duplex-simplex; Transmission de signaux de rupture
  • H01F 17/00 - Inductances fixes du type pour signaux
  • H03B 5/12 - Eléments déterminant la fréquence comportant des inductances ou des capacités localisées l'élément actif de l'amplificateur étant un dispositif à semi-conducteurs
  • H04B 1/40 - Circuits

42.

Techniques for programmable gain attenuation in wideband matching networks with enhanced bandwidth

      
Numéro d'application 16262387
Numéro de brevet 10862521
Statut Délivré - en vigueur
Date de dépôt 2019-01-30
Date de la première publication 2020-12-08
Date d'octroi 2020-12-08
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Raviprakash, Karthik
  • Cirit, Halil

Abrégé

The present invention is directed to communication systems and electrical circuits. More specifically, an embodiment of the present invention provides a termination circuit that includes a programmable gain attenuation section, a T-coil section, and a termination resistor. The characteristic resistance of the programmable gain attenuation section matches the resistance of the termination resistor. There are other embodiments as well.

Classes IPC  ?

  • H04B 1/16 - Circuits
  • H03G 3/30 - Commande automatique dans des amplificateurs comportant des dispositifs semi-conducteurs
  • H03H 11/28 - Réseaux d'adaptation d'impédance

43.

Methods and apparatus for distributing baseband signal processing of fifth (5G) new radio uplink signals

      
Numéro d'application 16537109
Numéro de brevet 11071010
Statut Délivré - en vigueur
Date de dépôt 2019-08-09
Date de la première publication 2020-12-03
Date d'octroi 2021-07-20
Propriétaire
  • MARVELL ASIA PTE, LTD. (Singapour)
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
Inventeur(s) Cheon, Hyun Soo

Abrégé

Methods and apparatus for distributing baseband signal processing of fifth generation (5G) new radio uplink signals. In an embodiment, a method includes receiving uplink transmissions having user data, receiving configuration parameters, and performing a first portion of baseband processing that compresses the uplink transmissions using the configuration parameters to generate compressed packets. The method also includes transmitting the compressed packets over a transmission medium to the central office that performs a second portion of the baseband processing to obtain the user data. In an embodiment, an apparatus includes a radio frequency interface that receives uplink transmissions that have user data, and a first baseband processing section that receives configuration parameters, compresses the uplink transmissions using the configuration parameters to generate compressed packets, and transmits the compressed packets over a transmission medium to the central office where a second baseband processing section processes the compressed packets to obtain the user data.

Classes IPC  ?

  • H04W 28/06 - Optimisation, p.ex. compression de l'en-tête, calibrage des informations
  • H04W 24/10 - Planification des comptes-rendus de mesures
  • H04W 72/04 - Affectation de ressources sans fil

44.

SILICON PHOTONICS BASED FIBER COUPLER

      
Numéro d'application 16995120
Statut En instance
Date de dépôt 2020-08-17
Date de la première publication 2020-12-03
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Nagarajan, Radhakrishnan L.
  • Kato, Masaki

Abrégé

A silicon-based edge coupler for coupling a fiber with a waveguide includes a cantilever member being partially suspended with its anchored end coupled to a silicon photonics die in a first part of a silicon substrate and a free end terminated near an edge region separating a second part of the silicon substrate from the first part. The edge coupler further includes a mechanical stopper formed at the edge region with a gap distance ahead of the free end of the cantilever member. Additionally, a V-groove is formed in the second part of the silicon substrate characterized by a top opening and a bottom plane symmetrically connected by two sloped side walls along a fixed Si-crystallography angle. The V-groove is configured to support a fiber with an end facet being pushed against the mechanical stopper and a core center being aligned with the free end of the cantilever member.

Classes IPC  ?

  • G02B 6/43 - Dispositions comprenant une série d'éléments opto-électroniques et d'interconnexions optiques associées
  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques
  • G02B 6/122 - Elements optiques de base, p.ex. voies de guidage de la lumière

45.

Managing Load and Store Instructions for Memory Barrier Handling

      
Numéro d'application 16427678
Statut En instance
Date de dépôt 2019-05-31
Date de la première publication 2020-12-03
Propriétaire
  • MARVELL INTERNATIONAL LTD. (Bermudes)
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Mukherjee, Shubhendu Sekhar
  • Bertone, Michael
  • Carlson, David Albert

Abrégé

A front-end portion of a pipeline includes a stage that speculatively issues at least some instructions out-of-order. A back-end portion of the pipeline includes one or more stages that access a processor memory system. In the front-end (back-end), execution of instructions is managed based on information available in the front-end (back-end). Managing execution of a first memory barrier instruction includes preventing speculative out-of-order issuance of store instructions. The back-end control circuitry provides information accessible to the front-end control circuitry indicating that one or more particular memory instructions have completed handling by the processor memory system. The front-end control circuitry identifies one or more load instructions that were issued before the first memory barrier instruction was issued and are ordered after the first memory barrier instruction, and causes at least one of the identified load instructions to be reissued after the first memory barrier instruction has been issued.

Classes IPC  ?

  • G06F 9/38 - Exécution simultanée d'instructions
  • G06F 9/30 - Dispositions pour exécuter des instructions machines, p.ex. décodage d'instructions

46.

Dual-slab-layer low-loss silicon optical modulator

      
Numéro d'application 16655090
Numéro de brevet 10852570
Statut Délivré - en vigueur
Date de dépôt 2019-10-16
Date de la première publication 2020-12-01
Date d'octroi 2020-12-01
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Tu, Xiaoguang
  • Kato, Masaki

Abrégé

A silicon optical modulator is fabricated to have a multi-slab structure between the contacts and the waveguide, imparting desirable performance attributes. A first slab comprises dopant of a first level. A second slab adjacent to (e.g., on top of) the first slab, comprises a doped region proximate to a contact, and an intrinsic region proximate to the waveguide. The parallel resistance properties and low overlap between the highly doped silicon and optical mode pigtail afforded by the multi-slab configuration, allow the modulator to operate with reduced optical losses and at a high speed. Embodiments may be implemented in a Mach-Zehnder interferometer or in micro-ring resonator modulator configuration.

Classes IPC  ?

  • G02F 1/025 - Dispositifs ou systèmes pour la commande de l'intensité, de la couleur, de la phase, de la polarisation ou de la direction de la lumière arrivant d'une source lumineuse indépendante, p.ex. commutation, ouverture de porte ou modulation; Optique non linéaire pour la commande de l'intensité, de la phase, de la polarisation ou de la couleur basés sur des éléments à semi-conducteurs ayant au moins une barrière de potentiel, p.ex. jonction PN, PIN dans une structure de guide d'ondes optique
  • G02F 1/225 - Dispositifs ou systèmes pour la commande de l'intensité, de la couleur, de la phase, de la polarisation ou de la direction de la lumière arrivant d'une source lumineuse indépendante, p.ex. commutation, ouverture de porte ou modulation; Optique non linéaire pour la commande de l'intensité, de la phase, de la polarisation ou de la couleur par interférence dans une structure de guide d'ondes optique
  • G02F 1/015 - Dispositifs ou systèmes pour la commande de l'intensité, de la couleur, de la phase, de la polarisation ou de la direction de la lumière arrivant d'une source lumineuse indépendante, p.ex. commutation, ouverture de porte ou modulation; Optique non linéaire pour la commande de l'intensité, de la phase, de la polarisation ou de la couleur basés sur des éléments à semi-conducteurs ayant au moins une barrière de potentiel, p.ex. jonction PN, PIN
  • G02F 1/21 - Dispositifs ou systèmes pour la commande de l'intensité, de la couleur, de la phase, de la polarisation ou de la direction de la lumière arrivant d'une source lumineuse indépendante, p.ex. commutation, ouverture de porte ou modulation; Optique non linéaire pour la commande de l'intensité, de la phase, de la polarisation ou de la couleur par interférence

47.

Methods and Apparatus for Distributed Baseband Signal Processing for Fifth Generation (5G) New Radio Downlink Signals

      
Numéro d'application 16536828
Statut En instance
Date de dépôt 2019-08-09
Date de la première publication 2020-11-19
Propriétaire
  • MARVELL ASIA PTE, LTD. (Singapour)
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
Inventeur(s) Cheon, Hyun Soo

Abrégé

Methods and apparatus for baseband signal compression of fifth generation new radio downlink signals. In an embodiment, a method includes receiving compressed packets over a transmission medium from a central office that performs a first portion of baseband processing to generate the compressed packets from downlink data, receiving configuration parameters, performing a second portion of baseband processing to decompress the compressed packets using the configuration parameters to generate the downlink data, and transmitting the downlink data. An apparatus includes an interface that receives compressed packets and configuration parameters over a transmission medium from a central office that includes a first baseband processing section that generate the compressed packets from downlink data. The apparatus also includes a second baseband processing section that decompresses the compressed packets using the configuration parameters to extract the downlink data, and a radio frequency (RF) interface that transmits the downlink data.

Classes IPC  ?

  • H04W 28/06 - Optimisation, p.ex. compression de l'en-tête, calibrage des informations
  • H04W 72/04 - Affectation de ressources sans fil
  • H04B 7/06 - Systèmes de diversité; Systèmes à plusieurs antennes, c. à d. émission ou réception utilisant plusieurs antennes utilisant plusieurs antennes indépendantes espacées à la station d'émission

48.

Method and structure for controlling bandwidth and peaking over gain in a variable gain amplifier (VGA)

      
Numéro d'application 16229301
Numéro de brevet 10833643
Statut Délivré - en vigueur
Date de dépôt 2018-12-21
Date de la première publication 2020-11-10
Date d'octroi 2020-11-10
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s) Broekaert, Tom Peter Edward

Abrégé

A method of controlling bandwidth and peaking over gain in a variable gain amplifier (VGA) device and structure therefor. The device includes at least three differential transistor pairs configured as a cross-coupled differential amplifier with differential input nodes, differential bias nodes, differential output nodes, a current source node, and two cross-coupling nodes. The cross-coupled differential amplifier includes a load resistor coupled to each of the differential output nodes and one of the cross-coupling nodes, and a load inductor coupled to the each of the cross-coupling nodes and a power supply rail. A current source is electrically coupled to the current source node. The cross-coupling configuration with the load resistance and inductance results in a lower bandwidth and lowered peaking at low gain compared to high gain. Further, the tap point into the inductor can be chosen as another variable to “tune” the bandwidth and peaking in a communication system.

Classes IPC  ?

  • H03F 3/45 - Amplificateurs différentiels
  • H03G 1/00 - RÉGLAGE DE L'AMPLIFICATION - Détails des dispositions pour le réglage de l'amplification
  • H03G 3/30 - Commande automatique dans des amplificateurs comportant des dispositifs semi-conducteurs
  • H03G 1/02 - Commande à distance d'amplification, tonalité ou largeur de bande

49.

METHOD AND APPARATUS FOR FLEXIBLE AND EFFICIENT ANALYTICS IN A NETWORK SWITCH

      
Numéro d'application 16875776
Statut En instance
Date de dépôt 2020-05-15
Date de la première publication 2020-11-05
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Wang, Weihuang
  • Schmidt, Gerald
  • Daniel, Tsahi
  • Shrivastava, Saurabh

Abrégé

Embodiments of the present invention relate to a centralized network analytic device, the centralized network analytic device efficiently uses on-chip memory to flexibly perform counting, traffic rate monitoring and flow sampling. The device includes a pool of memory that is shared by all cores and packet processing stages of each core. The counting, the monitoring and the sampling are all defined through software allowing for greater flexibility and efficient analytics in the device. In some embodiments, the device is a network switch.

Classes IPC  ?

  • H04L 12/813 - Commande basée sur des règles, p.ex. en fonction de la politique d’utilisation
  • H04L 12/26 - Dispositions de surveillance; Dispositions de test
  • H04L 12/14 - Dispositions pour la taxation

50.

Multiplexers with protection switching

      
Numéro d'application 16930114
Numéro de brevet 10944620
Statut Délivré - en vigueur
Date de dépôt 2020-07-15
Date de la première publication 2020-11-05
Date d'octroi 2021-03-09
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Farhoodfar, Arash
  • Swarnkar, Jitendra
  • Duckering, Michael
  • Sczapanek, Andre
  • Feller, Scott
  • Lytollis, Shaun

Abrégé

The present invention is directed to data communication. In certain embodiments, the present invention provides switching mechanism for choosing between redundant communication links. Data received from a first set of communication links are processed to have alignment markers removed, and first figure of merit value is determined based on the data without alignment markers. Similarly, a second figure of merit value is determined for the data received from the second set of communication links. A switch selects between the first set of communication links and the second set of communication links based on their respective figure of merit values. Alignment markers are inserted into the data transmitted through the selected set of data links. There are other embodiments as well.

Classes IPC  ?

  • H04L 29/08 - Procédure de commande de la transmission, p.ex. procédure de commande du niveau de la liaison
  • G06F 11/20 - Détection ou correction d'erreur dans une donnée par redondance dans le matériel en utilisant un masquage actif du défaut, p.ex. en déconnectant les éléments défaillants ou en insérant des éléments de rechange
  • H04L 12/427 - Réseaux en boucle avec commande décentralisée
  • H04L 1/22 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue en utilisant un appareil en excédent pour accroître la fiabilité
  • H04L 12/24 - Dispositions pour la maintenance ou la gestion
  • H04L 12/40 - Réseaux à ligne bus
  • H04W 28/06 - Optimisation, p.ex. compression de l'en-tête, calibrage des informations
  • H04W 28/04 - Détection d’erreurs
  • H04L 12/26 - Dispositions de surveillance; Dispositions de test

51.

Integrated compact in-package light engine

      
Numéro d'application 16706450
Numéro de brevet 10826613
Statut Délivré - en vigueur
Date de dépôt 2019-12-06
Date de la première publication 2020-11-03
Date d'octroi 2020-11-03
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Liang, Ding
  • Patterson, Mark
  • Coccioli, Roberto
  • Nagarajan, Radhakrishnan L.

Abrégé

An integrated compact light engine configured in a on-board in-package optics assembly. The compact light engine includes a single substrate to integrate multiple optical-electrical modules. Each optical-electrical module includes an integrated optical transceiver based on silicon-photonics platform, in which a transmit path configured to output four light signals centered at four CWDM wavelengths and from four laser devices and to modulate the four light signals respectively by four modulators driven by a driver chipand to deliver a multiplexed transmission light. A receive path includes a photodetector to detect four input signals demultiplexed from an incoming light and a trans-impedance amplifier chip to process electrical signals converted from the four input signals detected. A multi-channel light engine is formed by co-integrating or co-mounting a switch device with multiple compact light engines on a common substrate member to provide up to 51.2 Tbit/s total capacity of data communication with median-or-short-reach electrical interconnect.

Classes IPC  ?

  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs
  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques
  • H01S 5/022 - Supports; Boîtiers
  • H01S 5/02 - Lasers à semi-conducteurs - Détails ou composants structurels non essentiels au fonctionnement laser
  • G02F 1/313 - Dispositifs de déflexion numérique dans une structure de guide d'ondes optique
  • H01S 5/12 - Structure ou forme du résonateur optique le résonateur ayant une structure périodique, p.ex. dans des lasers à rétroaction répartie [lasers DFB]
  • H04J 14/02 - Systèmes multiplex à division de longueur d'onde

52.

Optical module

      
Numéro d'application 16926344
Numéro de brevet 10951343
Statut Délivré - en vigueur
Date de dépôt 2020-07-10
Date de la première publication 2020-10-29
Date d'octroi 2021-03-16
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s) Nagarajan, Radhakrishnan L.

Abrégé

An integrated apparatus with optical/electrical interfaces and protocol converter on a single silicon substrate. The apparatus includes an optical module comprising one or more modulators respectively coupled with one or more laser devices for producing a first optical signal to an optical interface and one or more photodetectors for detecting a second optical signal from the optical interface to generate a current signal. Additionally, the apparatus includes a transmit lane module coupled between the optical module and an electrical interface to receive a first electric signal from the electrical interface and provide a framing protocol for driving the one or more modulators. Furthermore, the apparatus includes a receive lane module coupled between the optical module and the electrical interface to process the current signal to send a second electric signal to the electrical interface.

Classes IPC  ?

  • H04J 14/02 - Systèmes multiplex à division de longueur d'onde
  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs

53.

INTEGRATED COHERENT OPTICAL TRANSCEIVER, LIGHT ENGINE

      
Numéro d'application 16928845
Statut En instance
Date de dépôt 2020-07-14
Date de la première publication 2020-10-29
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s) Nagarajan, Radhakrishnan L.

Abrégé

An coherent transceiver includes a single silicon photonics substrate configured to integrate a laser diode chip flip-mounted and coupled with a wavelength tuning section to provide a laser output with tuned wavelengths which is split in X:Y ratio partly into a coherent receiver block as local-oscillator signals and partly into a coherent transmitter block as a light source. The coherent receiver includes a polarization-beam-splitter-rotator to split a coherent input signal to a TE-mode signal and a TM*-mode signal respectively detected by two 90-deg hybrid receivers and a flip-mounted TIA chip assisted by two local-oscillator signals from the tunable laser device. The coherent transmitter includes a driver chip flip-mounted on the silicon photonics substrate to drive a pair of Mach-Zehnder modulators with 90-degree shift in quadrature-phase branches to modulate the laser output to two polarized signals with I/Q modulation and uses a polarization-beam-rotator-combiner to combine them as a coherent output signal.

Classes IPC  ?

  • G02B 6/12 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré
  • G02B 6/122 - Elements optiques de base, p.ex. voies de guidage de la lumière
  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs
  • G02B 6/126 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré utilisant des effets de polarisation
  • H01S 5/022 - Supports; Boîtiers
  • H01S 5/00 - Lasers à semi-conducteurs
  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques

54.

SOFT FEC WITH PARITY CHECK

      
Numéro d'application 16928821
Statut En instance
Date de dépôt 2020-07-14
Date de la première publication 2020-10-29
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Riani, Jamal
  • Smith, Benjamin
  • Shvydun, Volodymyr
  • Bhoja, Sudeep
  • Farhoodfar, Arash

Abrégé

The present invention is directed to data communication systems and techniques thereof. More specifically, embodiments of the present invention provide an FEC encoder that generates parity symbols that are embedded into FEC blocks. An FEC decoder determines whether to perform error correction based on the parity symbols. When performing error correction, the decoder selects a worst symbol from a segment of symbols, and the worst symbol is corrected. There are other embodiments as well.

Classes IPC  ?

  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H04B 14/02 - Systèmes de transmission non caractérisés par le milieu utilisé pour la transmission caractérisés par l'utilisation de la modulation par impulsions
  • H03M 13/29 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes combinant plusieurs codes ou structures de codes, p.ex. codes de produits, codes de produits généralisés, codes concaténés, codes interne et externe

55.

APPARATUS AND METHOD OF GENERATING LOOKUPS AND MAKING DECISIONS FOR PACKET MODIFYING AND FORWARDING IN A SOFTWARE-DEFINED NETWORK ENGINE

      
Numéro d'application 16922895
Statut En instance
Date de dépôt 2020-07-07
Date de la première publication 2020-10-22
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Tran, Anh T.
  • Schmidt, Gerald
  • Daniel, Tsahi
  • Krishnamoorthy, Harish

Abrégé

Embodiments of the present invention relate to a Lookup and Decision Engine (LDE) for generating lookup keys for input tokens and modifying the input tokens based on contents of lookup results. The input tokens are parsed from network packet headers by a Parser, and the tokens are then modified by the LDE. The modified tokens guide how corresponding network packets will be modified or forwarded by other components in a software-defined networking (SDN) system. The design of the LDE is highly flexible and protocol independent. Conditions and rules for generating lookup keys and for modifying tokens are fully programmable such that the LDE can perform a wide variety of reconfigurable network features and protocols in the SDN system.

Classes IPC  ?

  • H04L 12/741 - Traitement de l'adressage d’en-tête pour le routage, p.ex. table de correspondance
  • G06F 16/00 - Recherche d’informations; Structures de bases de données à cet effet; Structures de systèmes de fichiers à cet effet
  • G06F 16/22 - Indexation; Structures de données à cet effet; Structures de stockage
  • G06F 16/9535 - Adaptation de la recherche basée sur les profils des utilisateurs et la personnalisation
  • H04L 12/701 - Routage ou recherche du chemin de transmission

56.

SILICON PHOTONICS BASED MODULE FOR STORING CRYPTOCURRENCY AND EXECUTING PEER-TO-PEER TRANSACTION

      
Numéro d'application 16912535
Statut En instance
Date de dépôt 2020-06-25
Date de la première publication 2020-10-15
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s) Nagarajan, Radhakrishnan L.

Abrégé

The present invention provides an optical module for communicating a peer to peer transaction to transmit cryptocurrency. The optical module includes a substrate, a memory resource formed on the substrate, and a cryptocurrency wallet provided on the memory resource. Additionally, the optical module includes an optical communication block configured to generate an optical signal based on an electrical signal carrying a transaction message about an order of executing a plurality of transactions of cryptocurrency. The optical module includes an internal encryption block for encrypting the optical signal in the quadrature phases using an optical Quantum Key Generation encryption protocol. Furthermore, the optical module includes an application block to enable a cryptocurrency transaction and drive the optical communication block for sending encrypted optical signal via a direct-to-cloud interface to one or more entities in a cloud infrastructure and an external interface connecting the application block to a physical layer.

Classes IPC  ?

  • G06F 15/78 - Architectures de calculateurs universels à programmes enregistrés comprenant une seule unité centrale
  • G06F 13/42 - Protocole de transfert pour bus, p.ex. liaison; Synchronisation
  • H04L 27/00 - Systèmes à porteuse modulée
  • G02B 6/12 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
  • G06F 13/40 - Structure du bus
  • G06F 13/364 - Traitement de demandes d'interconnexion ou de transfert pour l'accès au bus ou au système à bus communs avec commande d'accès centralisée utilisant des signaux indépendants de demande ou d'autorisation, p.ex. utilisant des lignes séparées de demande et d'autorisation

57.

High-speed linear charge pump circuits for clock data recovery

      
Numéro d'application 16284633
Numéro de brevet 10804797
Statut Délivré - en vigueur
Date de dépôt 2019-02-25
Date de la première publication 2020-10-13
Date d'octroi 2020-10-13
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Nagulapalli, Rajasekhar
  • Forey, Simon
  • Mishra, Parmanand

Abrégé

The present invention is directed to electrical circuits. According to an embodiment, the present invention provides a charge pump circuit with a bias section and a switch section. The switch section includes a first switch coupled to an early signal and a second switch coupled to a late signal. The charge pump additionally includes a low-pass filter. The switch section includes a first resistor and a second resistor. The first resistor is directly coupled to the first switch and the low-pass filter. The second resistor is directly coupled to the second switch and the first resistor. There are other embodiments as well.

Classes IPC  ?

  • H02M 3/07 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des résistances ou des capacités, p.ex. diviseur de tension utilisant des capacités chargées et déchargées alternativement par des dispositifs à semi-conducteurs avec électrode de commande
  • H03L 7/089 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence y compris le filtrage ou l'amplification de son signal de sortie le détecteur de phase ou de fréquence engendrant des impulsions d'augmentation ou de diminution
  • H04L 7/033 - Commande de vitesse ou de phase au moyen des signaux de code reçus, les signaux ne contenant aucune information de synchronisation particulière en utilisant les transitions du signal reçu pour commander la phase de moyens générateurs du signal de synchronisation, p.ex. en utilisant une boucle verrouillée en phase

58.

Clock and data recovery devices with fractional-N PLL

      
Numéro d'application 16127103
Numéro de brevet 10804913
Statut Délivré - en vigueur
Date de dépôt 2018-09-10
Date de la première publication 2020-10-13
Date d'octroi 2020-10-13
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Talegaonkar, Mrunmay
  • Pernillo, Jorge
  • Sun, Junyi
  • Prabha, Praveen
  • Loi, Chang-Feng
  • Liao, Yu
  • Riani, Jamal
  • Helal, Belal
  • Gopalakrishnan, Karthik
  • Buchwald, Aaron

Abrégé

The present invention relates to data communication and electrical circuits. More specifically, embodiments of the present invention provide a clock and data recovery (CDR) architecture implementation for high data rate wireline communication links. In an embodiment, a CDR device includes a phase detector, a loop filter, and a fractional-N PLL. The fractional-N PLL generates output clock signal based on output of the loop filter. There are other embodiments as well.

Classes IPC  ?

  • H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur
  • H03L 7/197 - Synthèse de fréquence indirecte, c. à d. production d'une fréquence désirée parmi un certain nombre de fréquences prédéterminées en utilisant une boucle verrouillée en fréquence ou en phase en utilisant un diviseur de fréquence ou un compteur dans la boucle une différence de temps étant utilisée pour verrouiller la boucle, le compteur comptant entre des nombres variables dans le temps ou le diviseur de fréquence divisant par un facteur variable dans le temps, p.ex. pour obtenir une division de fréquence
  • H04L 7/033 - Commande de vitesse ou de phase au moyen des signaux de code reçus, les signaux ne contenant aucune information de synchronisation particulière en utilisant les transitions du signal reçu pour commander la phase de moyens générateurs du signal de synchronisation, p.ex. en utilisant une boucle verrouillée en phase
  • H03L 7/099 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'oscillateur commandé de la boucle
  • H03L 7/087 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence y compris le filtrage ou l'amplification de son signal de sortie utilisant au moins deux détecteurs de phase ou un détecteur de fréquence et de phase dans la boucle
  • H03L 7/08 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase

59.

NON-CONCATENATED FEC CODES FOR ULTRA-HIGH SPEED OPTICAL TRANSPORT NETWORKS

      
Numéro d'application 16904381
Statut En instance
Date de dépôt 2020-06-17
Date de la première publication 2020-10-08
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Morero, Damian Alfonso
  • Castrillon, Mario Alejandro
  • Schnidrig, Matias German
  • Hueda, Mario Rafael

Abrégé

A decoder performs forward error correction based on quasi-cyclic regular column-partition low density parity check codes. A method for designing the parity check matrix reduces the number of short-cycles of the matrix to increase performance. An adaptive quantization post-processing technique further improves performance by eliminating error floors associated with the decoding. A parallel decoder architecture performs iterative decoding using a parallel pipelined architecture.

Classes IPC  ?

  • H03M 13/00 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes
  • H03M 13/11 - Détection d'erreurs ou correction d'erreurs transmises par redondance dans la représentation des données, c.à d. mots de code contenant plus de chiffres que les mots source utilisant un codage par blocs, c.à d. un nombre prédéterminé de bits de contrôle ajouté à un nombre prédéterminé de bits d'information utilisant plusieurs bits de parité

60.

INTEGRATED COHERENT OPTICAL TRANSCEIVER, LIGHT ENGINE

      
Numéro d'application 16842115
Statut En instance
Date de dépôt 2020-04-07
Date de la première publication 2020-09-24
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s) Nagarajan, Radhakrishnan L.

Abrégé

An coherent transceiver includes a single silicon photonics substrate configured to integrate a laser diode chip flip-mounted and coupled with a wavelength tuning section to provide a laser output with tuned wavelengths which is split in X:Y ratio partly into a coherent receiver block as local-oscillator signals and partly into a coherent transmitter block as a light source. The coherent receiver includes a polarization-beam-splitter-rotator to split a coherent input signal to a TE-mode signal and a TM*-mode signal respectively detected by two 90-deg hybrid receivers and a flip-mounted TIA chip assisted by two local-oscillator signals from the tunable laser device. The coherent transmitter includes a driver chip flip-mounted on the silicon photonics substrate to drive a pair of Mach-Zehnder modulators with 90-degree shift in quadrature-phase branches to modulate the laser output to two polarized signals with I/Q modulation and uses a polarization-beam-rotator-combiner to combine them as a coherent output signal.

Classes IPC  ?

  • G02B 6/12 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré
  • H01S 5/022 - Supports; Boîtiers
  • H01S 5/00 - Lasers à semi-conducteurs
  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques
  • G02B 6/126 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré utilisant des effets de polarisation
  • G02B 6/122 - Elements optiques de base, p.ex. voies de guidage de la lumière
  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs

61.

Integrated coherent optical transceiver, light engine

      
Numéro d'application 16842138
Numéro de brevet 10838145
Statut Délivré - en vigueur
Date de dépôt 2020-04-07
Date de la première publication 2020-09-24
Date d'octroi 2020-11-17
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s) Nagarajan, Radhakrishnan L.

Abrégé

An coherent transceiver includes a single silicon photonics substrate configured to integrate a laser diode chip flip-mounted and coupled with a wavelength tuning section to provide a laser output with tuned wavelengths which is split in X:Y ratio partly into a coherent receiver block as local-oscillator signals and partly into a coherent transmitter block as a light source. The coherent receiver includes a polarization-beam-splitter-rotator to split a coherent input signal to a TE-mode signal and a TM*-mode signal respectively detected by two 90-deg hybrid receivers and a flip-mounted TIA chip assisted by two local-oscillator signals from the tunable laser device. The coherent transmitter includes a driver chip flip-mounted on the silicon photonics substrate to drive a pair of Mach-Zehnder modulators with 90-degree shift in quadrature-phase branches to modulate the laser output to two polarized signals with I/Q modulation and uses a polarization-beam-rotator-combiner to combine them as a coherent output signal.

Classes IPC  ?

  • H01S 3/13 - Stabilisation de paramètres de sortie de laser, p.ex. fréquence, amplitude
  • G02B 6/12 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré
  • H01S 5/022 - Supports; Boîtiers
  • H01S 5/00 - Lasers à semi-conducteurs
  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques
  • G02B 6/126 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré utilisant des effets de polarisation
  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs
  • G02B 6/122 - Elements optiques de base, p.ex. voies de guidage de la lumière
  • H04J 14/02 - Systèmes multiplex à division de longueur d'onde

62.

Systems and methods for relative intensity noise cancelation

      
Numéro d'application 16676337
Numéro de brevet 10785068
Statut Délivré - en vigueur
Date de dépôt 2019-11-06
Date de la première publication 2020-09-22
Date d'octroi 2020-09-22
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Riani, Jamal
  • Lyubomirsky, Ilya

Abrégé

The present invention is directed to communication methods and systems thereof. In a specific embodiment, a noise cancelation system includes a slicer that processes a data stream generates both PAM symbols and error data. An RIN estimator generates RIN data based on the PAM symbols and the error data. A filter removes non-RIN information from the RIN data. The filtered RIN data includes an offset term and a gain term, which are used to remove RIN noise from the data stream. There are other embodiments as well.

Classes IPC  ?

  • H04B 10/69 - Dispositions électriques dans le récepteur
  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
  • H04B 10/58 - Compensation pour sortie d’émetteur non linéaire
  • H04L 25/06 - Moyens pour rétablir le niveau à courant continu; Correction de distorsion de polarisation
  • H04B 10/516 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs - Détails du codage ou de la modulation

63.

Impairment compensation techniques for high performance coherent optical transceivers

      
Numéro d'application 16892146
Numéro de brevet 11005571
Statut Délivré - en vigueur
Date de dépôt 2020-06-03
Date de la première publication 2020-09-17
Date d'octroi 2021-05-11
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Hueda, Mario Rafael
  • Correa Lust, José L.
  • Morero, Damian Alfonso

Abrégé

A method and structure for compensation techniques in coherent optical receivers. The present invention provides a coherent optical receiver with an improved 8×8 adaptive MIMO (Multiple Input, Multiple Output) equalizer configured within a digital signal processor (DSP) to compensate the effects of transmitter I/Q skew in subcarrier multiplexing (SCM) schemes. The 8×8 MIMO equalizer can be configured such that each of the 8 outputs is electrically coupled to 3 of 8 inputs, wherein each of the input-output couplings is configured as a filter. The method includes compensating for impairments to the digital conversion of an optical input signal via the 8×8 MIMO equalizer following other signal processing steps, such as chromatic dispersion (CD)/polarization-mode dispersion (PMD) compensation, carrier recovery, timing synchronization, and cycle slip correction.

Classes IPC  ?

  • H04B 10/61 - Récepteurs cohérents
  • H04L 27/227 - Circuits de démodulation; Circuits récepteurs utilisant une démodulation cohérente
  • H04L 27/38 - Circuits de démodulation; Circuits récepteurs
  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs
  • H04J 14/02 - Systèmes multiplex à division de longueur d'onde

64.

Balanced current mirrors for biasing a magnetic resistor in a hard disk drive

      
Numéro d'application 16702983
Numéro de brevet 10770100
Statut Délivré - en vigueur
Date de dépôt 2019-12-04
Date de la première publication 2020-09-08
Date d'octroi 2020-09-08
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Huang, Xiaowei
  • Lei, Mei
  • Zhang, Yunfan
  • Myat, Su Win

Abrégé

A bias circuit comprises a closed loop gain stage arranged to determine a difference between a first current in a first branch circuit and a second current in a second branch circuit, where the first branch circuit and second branch circuit are coupled to respective terminals of a magnetic resistor (MR). A first set of current mirrors is arranged to provide a source current to the first terminal of the MR and the second set of current mirrors is arranged to provide a sink current to the second terminal of the MR. The first set of current mirrors and a second set of current mirrors are balanced to reduce a difference in setting time between the source current and sink current. The source current and sink current further reduce the difference between the first current and the second current to provide a constant voltage bias to the MR based on a voltage of a voltage source.

Classes IPC  ?

  • G11B 5/54 - Disposition ou montage des têtes par rapport aux supports d'enregistrement comportant des dispositions pour amener la tête dans sa position de travail, pour l'en écarter ou pour la déplacer en travers des pistes
  • G11B 5/39 - Structure ou fabrication de têtes sensibles à un flux utilisant des dispositifs magnétorésistifs
  • G05F 3/26 - Miroirs de courant
  • G11B 5/00 - Enregistrement par magnétisation ou démagnétisation d'un support d'enregistrement; Reproduction par des moyens magnétiques; Supports d'enregistrement correspondants

65.

Integrated coherent optical transceiver, light engine

      
Numéro d'application 16357095
Numéro de brevet 10754091
Statut Délivré - en vigueur
Date de dépôt 2019-03-18
Date de la première publication 2020-08-25
Date d'octroi 2020-08-25
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s) Nagarajan, Radhakrishnan L.

Abrégé

An coherent transceiver includes a single silicon photonics substrate configured to integrate a laser diode chip flip-mounted and coupled with a wavelength tuning section to provide a laser output with tuned wavelengths which is split in X:Y ratio partly into a coherent receiver block as local-oscillator signals and partly into a coherent transmitter block as a light source. The coherent receiver includes a polarization-beam-splitter-rotator to split a coherent input signal to a TE-mode signal and a TM*-mode signal respectively detected by two 90-deg hybrid receivers and a flip-mounted TIA chip assisted by two local-oscillator signals from the tunable laser device. The coherent transmitter includes a driver chip flip-mounted on the silicon photonics substrate to drive a pair of Mach-Zehnder modulators with 90-degree shift in quadrature-phase branches to modulate the laser output to two polarized signals with I/Q modulation and uses a polarization-beam-rotator-combiner to combine them as a coherent output signal.

Classes IPC  ?

  • G02B 6/12 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré
  • G02B 6/126 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré utilisant des effets de polarisation
  • G02B 6/122 - Elements optiques de base, p.ex. voies de guidage de la lumière
  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques
  • H01S 5/022 - Supports; Boîtiers
  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs
  • H01S 5/00 - Lasers à semi-conducteurs
  • H04J 14/02 - Systèmes multiplex à division de longueur d'onde

66.

TE polarizer based on SOI platform

      
Numéro d'application 16814825
Numéro de brevet 11099327
Statut Délivré - en vigueur
Date de dépôt 2020-03-10
Date de la première publication 2020-08-20
Date d'octroi 2021-08-24
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Lin, Jie
  • Kato, Masaki

Abrégé

The present application discloses a Transverse Electric (TE) polarizer. The TE polarizer includes a semiconductor substrate having an oxide layer. The TE polarizer further includes a waveguide embedded in the oxide layer. Additionally, the TE polarizer includes a plate structure embedded in the oxide layer substantially in parallel to the waveguide with a gap distance. In an embodiment, the plate structure induces an extra transmission loss to a Transverse Magnetic (TM) mode in a light wave traveling through the waveguide.

Classes IPC  ?

  • G02B 6/27 - Moyens de couplage optique avec des moyens de sélection et de réglage de la polarisation
  • G02B 6/126 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré utilisant des effets de polarisation
  • G02B 6/12 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré

67.

Histogram based optimization for optical modulation

      
Numéro d'application 16828820
Numéro de brevet 10862589
Statut Délivré - en vigueur
Date de dépôt 2020-03-24
Date de la première publication 2020-08-20
Date d'octroi 2020-12-08
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Rope, Todd
  • Shankar, Hari
  • Nagarajan, Radhakrishnan L.

Abrégé

The present invention is directed to communication systems and methods. In a specific embodiment, the present invention provides an optical receiver that receives a data stream from an optical transmitter. The optical receiver determines a histogram contour parameter using the data stream and inserts the histogram contour parameter into a back-channel data segment, which is then transmitted to the optical transmitter. The optical transmitter changes its data transmission setting based on the histogram contour parameter. There are other embodiments as well.

Classes IPC  ?

  • H04B 10/079 - Dispositions pour la surveillance ou le test de systèmes de transmission; Dispositions pour la mesure des défauts de systèmes de transmission utilisant un signal en service utilisant des mesures du signal de données
  • H04B 10/516 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs - Détails du codage ou de la modulation
  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs
  • H04B 10/572 - Commande de la longueur d’onde
  • H04B 10/50 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs
  • H04L 1/20 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue en utilisant un détecteur de la qualité du signal
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue

68.

Multi-chip module (MCM) with chip-to-chip connection redundancy and method

      
Numéro d'application 16663413
Numéro de brevet 10748852
Statut Délivré - en vigueur
Date de dépôt 2019-10-25
Date de la première publication 2020-08-18
Date d'octroi 2020-08-18
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Sauter, Wolfgang
  • Kuemerle, Mark W.
  • Blackshear, Edmund

Abrégé

Disclosed is a multi-chip module (MCM) with redundant chip-to-chip communication connection(s) to minimize the need to discard a chip-mounting layer due to defective signal traces. The MCM includes at least first and second chips mounted on the chip-mounting layer. The chip-mounting layer includes signal traces that are electrically connected between first and second links on the first and second chips, respectively, to form communication connections including at least one redundant communication connection. Instead of being directly connected to the chip-to-chip communication connections, first and second interfaces on the first and second chips are connected via first and second multiplexors, respectively, to selected ones of multiple chip-to-chip communication connections. By employing the multiplexors and the redundant chip-to-chip communication connection(s), chip-to-chip communication connection(s) with defective signal trace(s) can be bypassed. Specifically, during MCM assembly, the multiplexors are programmed to avoid using chip-to-chip communication connections with defective signal traces.

Classes IPC  ?

  • H01L 23/525 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées avec des interconnexions modifiables
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/66 - Test ou mesure durant la fabrication ou le traitement

69.

ADC-based SerDes with sub-sampled ADC for eye monitoring

      
Numéro d'application 15929191
Numéro de brevet 10749661
Statut Délivré - en vigueur
Date de dépôt 2019-12-19
Date de la première publication 2020-08-18
Date d'octroi 2020-08-18
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Visani, Davide
  • Wu, Min
  • Urriza, Paulo Isagani M.
  • Hasan, Mehedi

Abrégé

Digital serializer/deserializer circuitry includes a data path and a date eye monitoring path. The data path includes a first analog-to-digital converter (ADC) to sample incoming data at a first rate, first digital filter circuitry to filter output of the first ADC, and a data slicer coupled to output of the first digital filter circuitry to output data above a threshold. The monitoring path includes a second ADC to sample the incoming data at a second rate lower than the first rate and to take samples at varying points along the incoming data waveform, second digital filter circuitry to filter output of the second ADC, and another data slicer coupled to output of the second digital filter circuitry to output data above an adjustable threshold and to sweep through varying threshold values. Error rate circuitry compares outputs of the data slicers to determine a data eye error rate.

Classes IPC  ?

  • H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur
  • H04L 1/20 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue en utilisant un détecteur de la qualité du signal
  • H04L 25/02 - Systèmes à bande de base - Détails

70.

SILICON-BASED POLARIZATION BEAM SPLITTER

      
Numéro d'application 16274826
Statut En instance
Date de dépôt 2019-02-13
Date de la première publication 2020-08-13
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s) Lin, Jie

Abrégé

The present application discloses a polarization beam splitter (PBS). The PBS includes a silicon substrate and a planar structure formed thereon characterized by an isosceles trapezoid shape with a first parallel side and a second parallel side connected by two tapered sides. The first parallel side has longer width than the second parallel side, both of which is separated by a length no greater than 100 μm along a line of symmetry bisecting the pair of parallel sides. The PBS further includes a pair of input ports coupled to the first parallel side and a pair of output ports coupled to the second parallel side. The planar structure is configured to receive an input light wave of any wavelength in C-band via one input port and split to a TE-mode light wave and a TM-mode light wave respectively outputting to the pair of output ports.

Classes IPC  ?

  • G02B 27/28 - Systèmes ou appareils optiques non prévus dans aucun des groupes , pour polariser

71.

Optical dispersion compensator on silicon

      
Numéro d'application 16835093
Numéro de brevet 11002913
Statut Délivré - en vigueur
Date de dépôt 2020-03-30
Date de la première publication 2020-08-13
Date d'octroi 2021-05-11
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Tu, Xiaoguang
  • Nagarajan, Radhakrishnan L.
  • Kato, Masaki

Abrégé

An optical dispersion compensator integrated with a silicon photonics system including a first phase-shifter coupled to a second phase-shifter in parallel on the silicon substrate characterized in an athermal condition. The dispersion compensator further includes a third phase-shifter on the silicon substrate to the first phase-shifter and the second phase-shifter through two 2×2 splitters to form an optical loop. A second entry port of a first 2×2 splitter is for coupling with an input fiber and a second exit port of a second 2×2 splitter is for coupling with an output fiber. The optical loop is characterized by a total phase delay tunable via each of the first phase-shifter, the second phase-shifter, and the third phase-shifter such that a normal dispersion (>0) at a certain wavelength in the input fiber is substantially compensated and independent of temperature.

Classes IPC  ?

  • G02B 6/293 - Moyens de couplage optique ayant des bus de données, c. à d. plusieurs guides d'ondes interconnectés et assurant un système bidirectionnel par nature en mélangeant et divisant les signaux avec des moyens de sélection de la longueur d'onde
  • G02B 6/122 - Elements optiques de base, p.ex. voies de guidage de la lumière
  • G02B 6/30 - Moyens de couplage optique pour usage entre fibre et dispositif à couche mince
  • G02B 6/02 - Fibres optiques avec revêtement
  • H04B 10/2513 - Dispositions spécifiques à la transmission par fibres pour réduire ou éliminer la distorsion ou la dispersion due à la dispersion chromatique
  • G02B 6/12 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré

72.

Methods and systems for load balancing in network devices

      
Numéro d'application 16146539
Numéro de brevet 10740155
Statut Délivré - en vigueur
Date de dépôt 2018-09-28
Date de la première publication 2020-08-11
Date d'octroi 2020-08-11
Propriétaire
  • CAVIUM INTERNATIONAL (Singapour)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s) Kwak, David

Abrégé

Methods and systems for network devices are provided. One method includes receiving a frame by a network device communicating with a computing device via a peripheral link, the network device receiving the frame via a network connection; using one or more frame header fields to generate a frame context by the network device; determining if a processor of the network device is processing another frame with the same frame context; assigning the frame context to a first processor of the network device, when the first processor is processing the other frame with the same frame context; and when neither processor is processing the same frame context, selecting between the first processor and a second processor of the network device, based on a workload of the first processor and the second processor, the workload determined by a number of contexts that are pending for the first processor and the second processor.

Classes IPC  ?

  • G06F 9/50 - Allocation de ressources, p.ex. de l'unité centrale de traitement [UCT]
  • H04B 10/25 - Dispositions spécifiques à la transmission par fibres

73.

Explicit multiuser beamforming training in a wireless local area network

      
Numéro d'application 15350985
Numéro de brevet 10742285
Statut Délivré - en vigueur
Date de dépôt 2016-11-14
Date de la première publication 2020-08-11
Date d'octroi 2020-08-11
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Chu, Liwen
  • Sun, Yakun
  • Cao, Rui
  • Zhang, Hongyuan
  • Lou, Hui-Ling

Abrégé

A first communication device receives respective beamforming training data units simultaneously transmitted to the first communication device by multiple second communication devices. The first communication device generates, based on the respective beamforming training data units received from the multiple second communication devices, respective beamforming feedback data units to be transmitted to respective ones of the multiple second communication devices. The first communication device transmits the respective feedback data units to the respective ones of the multiple second communication devices.

Classes IPC  ?

  • H04B 7/06 - Systèmes de diversité; Systèmes à plusieurs antennes, c. à d. émission ou réception utilisant plusieurs antennes utilisant plusieurs antennes indépendantes espacées à la station d'émission
  • H04L 5/00 - Dispositions destinées à permettre l'usage multiple de la voie de transmission
  • H04W 84/12 - Réseaux locaux sans fil [WLAN Wireless Local Area Network]
  • H04B 7/0452 - Systèmes MIMO à plusieurs utilisateurs
  • H04L 27/26 - Systèmes utilisant des codes à fréquences multiples

74.

PAIR MERGE EXECUTION UNITS FOR MICROINSTRUCTIONS

      
Numéro d'application 16264458
Statut En instance
Date de dépôt 2019-01-31
Date de la première publication 2020-08-06
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Kravitz, David
  • Carlson, David A.

Abrégé

An instruction execution circuit operable to reduce two or more micro-operations into one by producing multiple permutation and merge results in one execution cycle. The execution circuit includes a permutation and merge switching fabric and a bank of multiplexers. For a fetched instruction, a decoder decodes an opcode to generate a set of control indications used to control the multiplexers to select bytes from the respective inputs that are destined for each of the multiple results. In this manner, multiple permutation results can be output from the execution circuits in one micro-operation.

Classes IPC  ?

  • G06F 9/38 - Exécution simultanée d'instructions
  • G06F 9/30 - Dispositions pour exécuter des instructions machines, p.ex. décodage d'instructions
  • G06F 9/22 - Aménagements de microcommande ou de microprogramme
  • G06F 7/76 - Dispositions pour le réagencement, la permutation ou la sélection de données selon des règles prédéterminées, indépendamment du contenu des données

75.

Monolithically integrated system on chip for silicon photonics

      
Numéro d'application 16844633
Numéro de brevet 10860525
Statut Délivré - en vigueur
Date de dépôt 2020-04-09
Date de la première publication 2020-07-30
Date d'octroi 2020-12-08
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Nagarajan, Radhakrishnan L.
  • Xu, Chao

Abrégé

The present invention includes an integrated system-on-chip device configured on a substrate member. The device has a data input/output interface provided on the substrate member and configured for a predefined data rate and protocol. The device has an input/output block provided on the substrate member and coupled to the data input/output interface. The input/output block comprises a SerDes block, a CDR block, a compensation block, and an equalizer block. The SerDes block is configured to convert a first data stream of N having a first predefined data rate at a first clock rate into a second data stream of M having a second predefined data rate at a second clock rate. The device has a driver module provided on the substrate member and coupled to a signal processing block, and a driver interface provided on the substrate member and coupled to the driver module and a silicon photonics device.

Classes IPC  ?

  • G06F 13/24 - Traitement de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant l'interruption
  • H04B 10/80 - Aspects optiques concernant l’utilisation de la transmission optique pour des applications spécifiques non prévues dans les groupes , p.ex. alimentation par faisceau optique ou transmission optique dans l’eau
  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs
  • H04B 10/556 - Modulation numérique, p.ex. modulation par déplacement de phase différentielle [DPSK] ou modulation par déplacement de fréquence [FSK]
  • H04B 10/54 - Modulation d'intensité
  • H04B 10/516 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs - Détails du codage ou de la modulation
  • H04B 10/69 - Dispositions électriques dans le récepteur
  • H04B 14/02 - Systèmes de transmission non caractérisés par le milieu utilisé pour la transmission caractérisés par l'utilisation de la modulation par impulsions
  • G06F 15/78 - Architectures de calculateurs universels à programmes enregistrés comprenant une seule unité centrale
  • G06F 13/42 - Protocole de transfert pour bus, p.ex. liaison; Synchronisation
  • G02B 6/12 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré
  • H04L 27/00 - Systèmes à porteuse modulée
  • G06F 13/364 - Traitement de demandes d'interconnexion ou de transfert pour l'accès au bus ou au système à bus communs avec commande d'accès centralisée utilisant des signaux indépendants de demande ou d'autorisation, p.ex. utilisant des lignes séparées de demande et d'autorisation
  • G06F 13/40 - Structure du bus
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
  • H04L 5/14 - Fonctionnement à double voie utilisant le même type de signal, c. à d. duplex
  • H04L 27/02 - Systèmes à courant porteur à modulation d'amplitude, p.ex. utilisant la manipulation par tout ou rien; Modulation à bande latérale unique ou à bande résiduelle
  • H04L 27/18 - Systèmes à courant porteur à modulation de phase, c. à d. utilisant une manipulation à décalage de phase
  • H04L 27/34 - Systèmes à courant porteur à modulation de phase et d'amplitude, p.ex. en quadrature d'amplitude

76.

Apparatus and method for communicating data over an optical channel

      
Numéro d'application 16853514
Numéro de brevet 10903937
Statut Délivré - en vigueur
Date de dépôt 2020-04-20
Date de la première publication 2020-07-30
Date d'octroi 2021-01-26
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Smith, Benjamin P.
  • Farhoodfar, Arash

Abrégé

An optical module processes first FEC (Forward Error Correction) encoded data produced by a first FEC encoder. The optical module has a second FEC encoder for further coding a subset of the first FEC encoded data to produce second FEC encoded data. The optical module also has an optical modulator for modulating, based on a combination of the second FEC encoded data and a remaining portion of the first FEC encoded data that is not further coded, an optical signal for transmission over an optical channel. The second FEC encoder is an encoder for an FEC code that has a bit-level trellis representation with a number of states in any section of the bit-level trellis representation being less than or equal to 64 states. In this manner, the second FEC encoder has relatively low complexity (e.g. relatively low transistor count) that can reduce power consumption for the optical module.

Classes IPC  ?

  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H04B 10/50 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs
  • H04B 10/516 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs - Détails du codage ou de la modulation
  • H04B 10/54 - Modulation d'intensité
  • H03M 13/29 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes combinant plusieurs codes ou structures de codes, p.ex. codes de produits, codes de produits généralisés, codes concaténés, codes interne et externe
  • H04B 10/532 - Modulation de polarisation
  • H04B 10/69 - Dispositions électriques dans le récepteur

77.

Probabilistic shaping techniques for high performance coherent optical transceivers

      
Numéro d'application 16797704
Numéro de brevet 10848249
Statut Délivré - en vigueur
Date de dépôt 2020-02-21
Date de la première publication 2020-07-30
Date d'octroi 2020-11-24
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Morero, Damian Alfonso
  • Castrillon, Mario Alejandro
  • Lopez, Ramiro Rogelio
  • Cavenio, Cristian
  • Infante, Gabriel
  • Hueda, Mario Rafael

Abrégé

A method and structure for probabilistic shaping and compensation techniques in coherent optical receivers. According to an example, the present invention provides a method and structure for an implementation of distribution matcher encoders and decoders for probabilistic shaping applications. The techniques involved avoid the traditional implementations based on arithmetic coding, which requires intensive multiplication functions. Furthermore, these probabilistic shaping techniques can be used in combination with LDPC codes through reverse concatenation techniques.

Classes IPC  ?

  • H04B 10/00 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques
  • H04B 10/61 - Récepteurs cohérents
  • H04L 27/227 - Circuits de démodulation; Circuits récepteurs utilisant une démodulation cohérente
  • H04L 27/38 - Circuits de démodulation; Circuits récepteurs
  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs
  • H04J 14/02 - Systèmes multiplex à division de longueur d'onde

78.

Apparatus and methods for digital signal constellation transformation

      
Numéro d'application 16850710
Numéro de brevet 10880011
Statut Délivré - en vigueur
Date de dépôt 2020-04-16
Date de la première publication 2020-07-30
Date d'octroi 2020-12-29
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s) Fan, Shu Hao

Abrégé

Apparatus and method for digital signal constellation transformation are provided herein. In certain configurations, an integrated circuit includes an analog front-end that converts an analog signal vector representing an optical signal into a digital signal vector, and a digital signal processing circuit that processes the digital signal vector to recover data from the optical signal. The digital signal processing circuit generates signal data representing a signal constellation of the digital signal vector. The digital signal processing circuit includes an adaptive gain equalizer that compensates the signal data for distortion of the signal constellation arising from biasing errors of optical modulators used to transmit the optical signal.

Classes IPC  ?

  • H04B 10/00 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques
  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs
  • H04B 10/61 - Récepteurs cohérents
  • H04B 10/50 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs

79.

Multi-port memory arrays with integrated worldwide coupling mitigation structures and method

      
Numéro d'application 16359076
Numéro de brevet 10726909
Statut Délivré - en vigueur
Date de dépôt 2019-03-20
Date de la première publication 2020-07-28
Date d'octroi 2020-07-28
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Dhani Reddy, Sreenivasula Reddy
  • Soori, Vinay Bhat
  • Iqbal, Md Nadeem

Abrégé

Disclosed is a multi-port memory array configured to minimize resistance-capacitance (RC) delay caused by wordline coupling. In each row of the array, a first voltage boost circuit is connected to the distal ends of a first wordline and a second wordline and boosts a first voltage on the first wordline during an access period when the first voltage is transitioning from low to high and when, concurrently, a second voltage on the second wordline is either low or transitioning to low. Optionally, a second voltage boost circuit is also connected to the distal ends of the first and second wordlines and boosts the second voltage on the second wordline during a different access period when the second voltage is transitioning from low to high and when, concurrently, the first voltage on the first wordline is either at low or transitioning from high to low. Also disclosed is a corresponding method.

Classes IPC  ?

  • G11C 11/00 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
  • G11C 11/418 - Circuits d'adressage
  • G11C 8/16 - Réseau de mémoire à accès multiple, p.ex. adressage à un élément d'emmagasinage par au moins deux groupes de lignes d'adressage indépendantes
  • G11C 11/417 - Circuits auxiliaires, p.ex. pour l'adressage, le décodage, la commande, l'écriture, la lecture, la synchronisation ou la réduction de la consommation pour des cellules de mémoire du type à effet de champ
  • G11C 11/419 - Circuits de lecture-écriture [R-W]

80.

Channel diagnostics based on equalizer coefficients

      
Numéro d'application 16843751
Numéro de brevet 10992377
Statut Délivré - en vigueur
Date de dépôt 2020-04-08
Date de la première publication 2020-07-23
Date d'octroi 2021-04-27
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Wang, Shih Cheng
  • Motaghiannezam, Seyedmohammadreza
  • Bashaw, Matthew C.

Abrégé

A receiver applies a calibration method to compensate for skew between input channels. The receiver skew is estimated by observing the coefficients of an adaptive equalizer which adjusts the coefficients based on time-varying properties of the multi-channel input signal. The receiver skew is compensated by programming the phase of the sampling clocks for the different channels. Furthermore, during real-time operation of the receiver, channel diagnostics is performed to automatically estimate differential group delay and/or other channel characteristics based on the equalizer coefficients using a frequency averaging or polarization averaging approach. Framer information can furthermore be utilized to estimate differential group delay that is an integer multiple of the symbol rate. Additionally, a DSP reset may be performed when substantial signal degradation is detected based on the channel diagnostics information.

Classes IPC  ?

  • H04B 10/079 - Dispositions pour la surveillance ou le test de systèmes de transmission; Dispositions pour la mesure des défauts de systèmes de transmission utilisant un signal en service utilisant des mesures du signal de données
  • H04L 27/01 - Egaliseurs
  • H04L 5/00 - Dispositions destinées à permettre l'usage multiple de la voie de transmission
  • H04B 10/2507 - Dispositions spécifiques à la transmission par fibres pour réduire ou éliminer la distorsion ou la dispersion
  • H04B 10/61 - Récepteurs cohérents
  • H04L 25/03 - Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
  • H04B 10/07 - Dispositions pour la surveillance ou le test de systèmes de transmission; Dispositions pour la mesure des défauts de systèmes de transmission
  • H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur
  • H04N 5/21 - Circuits pour la suppression ou la diminution de perturbations, p.ex. moiré ou halo
  • H04J 14/02 - Systèmes multiplex à division de longueur d'onde

81.

Silicon photonics based fiber coupler

      
Numéro d'application 16245076
Numéro de brevet 10788638
Statut Délivré - en vigueur
Date de dépôt 2019-01-10
Date de la première publication 2020-07-16
Date d'octroi 2020-09-29
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Nagarajan, Radhakrishnan L.
  • Kato, Masaki

Abrégé

A silicon-based edge coupler for coupling a fiber with a waveguide includes a cantilever member being partially suspended with its anchored end coupled to a silicon photonics die in a first part of a silicon substrate and a free end terminated near an edge region separating a second part of the silicon substrate from the first part. The edge coupler further includes a mechanical stopper formed at the edge region with a gap distance ahead of the free end of the cantilever member. Additionally, a V-groove is formed in the second part of the silicon substrate characterized by a top opening and a bottom plane symmetrically connected by two sloped side walls along a fixed Si-crystallography angle. The V-groove is configured to support a fiber with an end facet being pushed against the mechanical stopper and a core center being aligned with the free end of the cantilever member.

Classes IPC  ?

  • G02B 6/43 - Dispositions comprenant une série d'éléments opto-électroniques et d'interconnexions optiques associées
  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques
  • G02B 6/122 - Elements optiques de base, p.ex. voies de guidage de la lumière
  • G02B 6/12 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré

82.

FORWARD ERROR CORRECTION (FEC) EMULATOR

      
Numéro d'application 16828559
Statut En instance
Date de dépôt 2020-03-24
Date de la première publication 2020-07-16
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Szczepanek, Andre
  • Farhoodfar, Arash
  • Bhoja, Sudeep
  • Batty, Sean
  • Lytollis, Shaun

Abrégé

Embodiments relate to the emulation of the effect of Forward Error Correction (FEC) codes, e.g., GF10 Reed Solomon (RS) FEC codes, on the bit error ratio (BER) of received Pseudo-Random Binary Sequences (PRBS) patterns. In particular, embodiments group errors into RS-FEC symbols and codewords in order to determine if the errors are correctable. By emulating the error correction capabilities of FEC codes in order to determine which errors are correctable by the code, embodiments afford a more accurate representation of the post-FEC BER of RS FEC codes from links carrying PRBS patterns. This FEC code emulation provides error correction statistics, for stand-alone use or for error correction in connection with Bit Error Rate Testers (BERTs).

Classes IPC  ?

  • H03M 13/01 - Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes
  • H03M 13/15 - Codes cycliques, c. à d. décalages cycliques de mots de code produisant d'autres mots de code, p.ex. codes définis par un générateur polynomial, codes de Bose-Chaudhuri-Hocquenghen [BCH]

83.

RECONFIGURABLE FEC

      
Numéro d'application 16831626
Statut En instance
Date de dépôt 2020-03-26
Date de la première publication 2020-07-16
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s) Shvydun, Volodymyr

Abrégé

The present invention is directed to data communication systems and methods thereof. According to various embodiments, the present invention provides a communication with a reconfigurable forward-error-correction (FEC) module. The FEC module processes data received from two or more communication lanes, and depending on the mode of operation, the FEC module can combine data from the two or more communication lanes and perform error correction on the combined data, or the FEC module can processes data from the two communications lanes separately and perform error correction independently for the each of the data communication lanes. There are other embodiments as well.

Classes IPC  ?

  • H03M 13/00 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes
  • H04B 10/60 - Récepteurs
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H03M 13/15 - Codes cycliques, c. à d. décalages cycliques de mots de code produisant d'autres mots de code, p.ex. codes définis par un générateur polynomial, codes de Bose-Chaudhuri-Hocquenghen [BCH]

84.

Impairment compensation techniques for high performance coherent optical transceivers

      
Numéro d'application 16256637
Numéro de brevet 10715259
Statut Délivré - en vigueur
Date de dépôt 2019-01-24
Date de la première publication 2020-07-14
Date d'octroi 2020-07-14
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Hueda, Mario Rafael
  • Correa Lust, José L.
  • Morero, Damian Alfonso

Abrégé

A method and structure for compensation techniques in coherent optical receivers. The present invention provides a coherent optical receiver with an improved 8×8 adaptive MIMO (Multiple Input, Multiple Output) equalizer configured within a digital signal processor (DSP) to compensate the effects of transmitter I/Q skew in subcarrier multiplexing (SCM) schemes. The 8×8 MIMO equalizer can be configured such that each of the 8 outputs is electrically coupled to 3 of 8 inputs, wherein each of the input-output couplings is configured as a filter. The method includes compensating for impairments to the digital conversion of an optical input signal via the 8×8 MIMO equalizer following other signal processing steps, such as chromatic dispersion (CD)/polarization-mode dispersion (PMD) compensation, carrier recovery, timing synchronization, and cycle slip correction.

Classes IPC  ?

  • H04B 10/61 - Récepteurs cohérents
  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs
  • H04J 14/02 - Systèmes multiplex à division de longueur d'onde

85.

Maximum likelihood error detection for decision feedback equalizers with PAM modulation

      
Numéro d'application 16827355
Numéro de brevet 11038538
Statut Délivré - en vigueur
Date de dépôt 2020-03-23
Date de la première publication 2020-07-09
Date d'octroi 2021-06-15
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Riani, Jamal
  • Rad, Farshid Rafiee
  • Smith, Benjamin P.
  • Liao, Yu
  • Bhoja, Sudeep

Abrégé

The present invention is directed to data communication. More specifically, an embodiment of the present invention provides an error correction system. Input data signals are processed by a feedforward equalization module and a decision feedback back equalization module. Decisions generated by the decision feedback equalization module are processed by an error detection module, which determines error events associated with the decisions. The error detection module implements a reduced state trellis path. There are other embodiments as well.

Classes IPC  ?

  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H03M 13/39 - Estimation de séquence, c.à d. utilisant des méthodes statistiques pour la reconstitution des codes originaux

86.

SOFT FEC WITH PARITY CHECK

      
Numéro d'application 16824261
Statut En instance
Date de dépôt 2020-03-19
Date de la première publication 2020-07-09
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Riani, Jamal
  • Smith, Benjamin
  • Shvydun, Volodymyr
  • Swaminathan, Srinivas
  • Farhoodfar, Arash

Abrégé

The present invention is directed to data communication systems and techniques thereof. More specifically, embodiments of the present invention provide an FEC encoder that processes an interleaved data stream and generates parity symbols that are embedded into FEC blocks. An FEC decoder determines whether to perform error correction based on the parity symbols. When performing error correction, the decoder selects a worst symbol from a segment of symbols, and the worst symbol is corrected. There are other embodiments as well.

Classes IPC  ?

  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue

87.

MRAM structure for efficient manufacturability

      
Numéro d'application 16425366
Numéro de brevet 10707411
Statut Délivré - en vigueur
Date de dépôt 2019-05-29
Date de la première publication 2020-07-07
Date d'octroi 2020-07-07
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Wu, Zining
  • Lee, Winston
  • Chang, Runzi

Abrégé

A semiconductor device comprises a first conductive material, a contact, an a magnetic tunneling junction positioned between the first conductive material and the contact. The semiconductor device further comprises a spacer that is positioned between the first conductive material and the contact and surrounds at least a portion of the magnetic tunneling junction. The spacer comprises spacer material that has at least some etch selectivity compared to a dielectric material that surrounds at least a portion of the first conductive material.

Classes IPC  ?

  • H01L 43/08 - Résistances commandées par un champ magnétique
  • H01L 43/12 - Procédés ou appareils spécialement adaptés à la fabrication ou le traitement de ces dispositifs ou de leurs parties constitutives
  • H01L 43/02 - Dispositifs utilisant les effets galvanomagnétiques ou des effets magnétiques analogues; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives - Détails
  • H01L 27/22 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun utilisant des effets de champ magnétique analogues

88.

Optical module

      
Numéro d'application 16813504
Numéro de brevet 10749622
Statut Délivré - en vigueur
Date de dépôt 2020-03-09
Date de la première publication 2020-07-02
Date d'octroi 2020-08-18
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s) Nagarajan, Radhakrishnan L.

Abrégé

An integrated apparatus with optical/electrical interfaces and protocol converter on a single silicon substrate. The apparatus includes an optical module comprising one or more modulators respectively coupled with one or more laser devices for producing a first optical signal to an optical interface and one or more photodetectors for detecting a second optical signal from the optical interface to generate a current signal. Additionally, the apparatus includes a transmit lane module coupled between the optical module and an electrical interface to receive a first electric signal from the electrical interface and provide a framing protocol for driving the one or more modulators. Furthermore, the apparatus includes a receive lane module coupled between the optical module and the electrical interface to process the current signal to send a second electric signal to the electrical interface.

Classes IPC  ?

  • H04J 14/02 - Systèmes multiplex à division de longueur d'onde
  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs

89.

SILICON PHOTONICS BASED TUNABLE LASER

      
Numéro d'application 16818801
Statut En instance
Date de dépôt 2020-03-13
Date de la première publication 2020-07-02
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Nagarajan, Radhakrishnan L.
  • Kato, Masaki
  • Eid, Nourhan
  • Wong, Kenneth Ling

Abrégé

A tunable laser device based on silicon photonics includes a substrate configured with a patterned region comprising one or more vertical stoppers, an edge stopper facing a first direction, a first alignment feature structure formed in the patterned region along the first direction, and a bond pad disposed between the vertical stoppers. Additionally, the tunable laser includes an integrated coupler built in the substrate located at the edge stopper and a laser diode chip including a gain region covered by a P-type electrode and a second alignment feature structure formed beyond the P-type electrode. The laser diode chip is flipped to rest against the one or more vertical stoppers with the P-type electrode attached to the bond pad and the gain region coupled to the integrated coupler. Moreover, the tunable laser includes a tuning filter fabricated in the substrate and coupled via a wire waveguide to the integrated coupler.

Classes IPC  ?

  • H01S 5/0687 - Stabilisation de la fréquence du laser
  • H01S 5/10 - Structure ou forme du résonateur optique
  • H01S 5/14 - Lasers à cavité externe
  • H01S 5/40 - Agencement de plusieurs lasers à semi-conducteurs, non prévu dans les groupes
  • H01S 5/022 - Supports; Boîtiers
  • H01S 5/343 - Structure ou forme de la région active; Matériaux pour la région active comprenant des structures à puits quantiques ou à superréseaux, p.ex. lasers à puits quantique unique [lasers SQW], lasers à plusieurs puits quantiques [lasers MQW] ou lasers à hétérostructure de confinement séparée ayant un indice progressif [lasers dans des composés AIIIBV, p.ex. laser AlGaAs
  • H01S 5/02 - Lasers à semi-conducteurs - Détails ou composants structurels non essentiels au fonctionnement laser
  • H01S 5/026 - Composants intégrés monolithiques, p.ex. guides d'ondes, photodétecteurs de surveillance ou dispositifs d'attaque
  • H01S 5/028 - Revêtements
  • H01S 5/06 - Dispositions pour commander les paramètres de sortie du laser, p.ex. en agissant sur le milieu actif

90.

System and method for memory deallocation

      
Numéro d'application 15835179
Numéro de brevet 10701002
Statut Délivré - en vigueur
Date de dépôt 2017-12-07
Date de la première publication 2020-06-30
Date d'octroi 2020-06-30
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s) Schroder, Jacob Jul

Abrégé

A method for deallocating memory in a first network device is described. A multicast packet is received and stored in memory cells. Egress descriptors corresponding to the multicast packet are generated for transmission of the multicast packet. A final count of the egress descriptors is determined. The egress descriptors are processed for transmission of the multicast packet and a value of a signed reference counter corresponding to the multicast packet is updated in a first direction before the final count has been determined and after a copy of the multicast packet has been received by an egress port of the first network device. The value of the signed reference counter is updated in a second direction opposite the first direction by the final count after determination of the final count. The memory cells are deallocated when cumulative first direction updates are equal to the second direction update.

Classes IPC  ?

  • H04L 12/861 - Mise en mémoire tampon de paquets ou mise en file d’attente; Ordonnancement de file d’attente
  • H04L 12/851 - Actions liées au type de trafic, p.ex. qualité de service ou priorité
  • H04L 12/835 - Adaptation du débit de flux actifs utilisant des informations sur la capacité de mémoire tampon aux points d’extrémité ou aux nœuds de transit

91.

PACKET PROCESSING SYSTEM, METHOD AND DEVICE HAVING REDUCED STATIC POWER CONSUMPTION

      
Numéro d'application 16803855
Statut En instance
Date de dépôt 2020-02-27
Date de la première publication 2020-06-25
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s) Musoll, Enrique

Abrégé

A buffer logic unit of a packet processing device including a power gate controller. The buffer logic unit for organizing and/or allocating available pages to packets for storing the packet data based on which of a plurality of separately accessible physical memories that pages are associated with. As a result, the power gate controller is able to more efficiently cut off power from one or more of the physical memories.

Classes IPC  ?

  • H04L 12/861 - Mise en mémoire tampon de paquets ou mise en file d’attente; Ordonnancement de file d’attente
  • H04L 29/08 - Procédure de commande de la transmission, p.ex. procédure de commande du niveau de la liaison

92.

Variable gain amplifiers for communication systems

      
Numéro d'application 16810651
Numéro de brevet 10763810
Statut Délivré - en vigueur
Date de dépôt 2020-03-05
Date de la première publication 2020-06-25
Date d'octroi 2020-09-01
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Forey, Simon
  • Nagulapalli, Rajasekhar
  • Mishra, Parmanand

Abrégé

The present invention is directed to electrical circuits and techniques thereof. In various embodiments, the present invention provides a variable gain amplifier architecture that includes a continuous-time linear equalizer (CTLE) section and a variable gain amplifier (VGA) section. The CTLE section provides both a pair of equalized data signals and a common mode voltage. A DAC generates a control signal based on a control code. The VGA section amplifies the pair of equalized data signals by an amplification factor using a transistor whose resistance value is based on both the common mode voltage and the control signal. There are other embodiments as well.

Classes IPC  ?

  • H03G 3/22 - Commande automatique dans des amplificateurs comportant des tubes à décharge
  • H03F 3/45 - Amplificateurs différentiels
  • H03G 3/30 - Commande automatique dans des amplificateurs comportant des dispositifs semi-conducteurs
  • H03G 1/00 - RÉGLAGE DE L'AMPLIFICATION - Détails des dispositions pour le réglage de l'amplification
  • H03G 3/00 - Commande de gain dans les amplificateurs ou les changeurs de fréquence
  • H03G 7/06 - Compression ou expansion de volume dans les amplificateurs comportant des dispositifs à semi-conducteurs

93.

METHOD OF HANDLING LARGE PROTOCOL LAYERS FOR CONFIGURABLE EXTRACTION OF LAYER INFORMATION AND AN APPARATUS THEREOF

      
Numéro d'application 16802357
Statut En instance
Date de dépôt 2020-02-26
Date de la première publication 2020-06-18
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Anand, Vishal
  • Daniel, Tsahi
  • Theivendran, Premshanth

Abrégé

Embodiments of the apparatus for handling large protocol layers relate to an implementation that optimizes a field selection circuit. This implementation provides software like flexibility to a hardware parser engine in parsing packets. The implementation limits a size of each layer and splits any layer that exceeds that size into smaller layers. The parser engine extracts data from the split layers just as it would from a non-split layer and, then, concatenates the extracted data in a final result.

Classes IPC  ?

  • H04L 29/06 - Commande de la communication; Traitement de la communication caractérisés par un protocole
  • H04L 29/08 - Procédure de commande de la transmission, p.ex. procédure de commande du niveau de la liaison

94.

Packaging of a directly modulated laser chip in photonics module

      
Numéro d'application 16802438
Numéro de brevet 11011886
Statut Délivré - en vigueur
Date de dépôt 2020-02-26
Date de la première publication 2020-06-18
Date d'octroi 2021-05-18
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Gelhausen, Frank
  • Ahmed Awny, Ahmed Sanaa
  • Pillai, Edward
  • Schacht, Ulrich
  • Piepenstock, Oliver

Abrégé

A package structure of a directly modulated laser in a photonics module includes a thermoelectric cooler including multiple conductor traces formed in a cool surface. The package structure further includes a directly modulated laser (DML) chip having a first electrode being attached with the cool surface and a second electrode at a distance away from the cool surface. Additionally, the package structure includes an interposer having a plurality of through-holes formed between a first surface to a second surface. The first surface is mounted to the cool surface such that each through-hole is aligned with one of the multiple conductor traces and the second surface being leveled with the second electrode. Moreover, the package structure includes a driver disposed on the second surface of the interposer with at least a galvanically coupled output port coupled directly to the second electrode of the DML chip.

Classes IPC  ?

  • H01S 5/024 - Dispositions pour la gestion thermique
  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques
  • H05K 1/02 - Circuits imprimés - Détails
  • H04B 10/50 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs
  • H01S 5/022 - Supports; Boîtiers
  • H01S 5/042 - Excitation électrique

95.

Reconfigurable analog filter with offset compensation

      
Numéro d'application 16262487
Numéro de brevet 10686427
Statut Délivré - en vigueur
Date de dépôt 2019-01-30
Date de la première publication 2020-06-16
Date d'octroi 2020-06-16
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Gambhir, Manisha
  • Mostafa, Ahmed Hesham
  • Gu, Jingren

Abrégé

During operation of an analog filter having one or more filter stages is configured to operate in a first configuration. Configuring the analog filter to operate in the first filter configuration includes configuring one or both of i) a filter response of the analog filter and ii) a filter bandwidth of the analog filter. A first set of one or more direct current (DC) offset correction codes corresponding to the first filter configuration are retrieved from a memory. The one or more DC offset correction codes in the first set are converted to one or more first analog DC offset correction signals. While operating the analog filter configured in the first configuration, the one or more first analog DC offset correction signals are applied to the one or more filter stages of the analog filter.

Classes IPC  ?

  • H03H 11/04 - Réseaux sélectifs en fréquence à deux accès
  • H03F 3/45 - Amplificateurs différentiels
  • G11B 20/10 - Enregistrement ou reproduction numériques
  • H03M 1/66 - Convertisseurs numériques/analogiques

96.

Reducing offset of a differential signal output by a capacitive coupling stage of a hard disk drive preamplifier

      
Numéro d'application 16703694
Numéro de brevet 10803890
Statut Délivré - en vigueur
Date de dépôt 2019-12-04
Date de la première publication 2020-06-11
Date d'octroi 2020-10-13
Propriétaire
  • MARVELL INTERNATIONAL LTD. (Bermudes)
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Huang, Xiaowei
  • Lin, Ma
  • Chacko, Niviya
  • Lai, Sheng Ming
  • Tan, Chee Guan

Abrégé

A preamplifier comprises an input stage and a capacitive coupling stage. The input stage is arranged to receive a differential signal from a magnetic resistor which indicates a magnetic field sensed on a magnetic disk of a hard disk drive (HDD) when the preamplifier is powered on from an off state. The capacitive coupling stage has an input arranged to receive the differential signal from the input stage, a filter comprising a first resistor, a second resistor, a first capacitor, a second capacitor, and switches arranged in parallel with respective resistors, where the switches are closed when the preamplifier is powered on from the off state to an on state. A switch control is arranged to determine that an offset of the differential signal has settled and open the switches based on the determination.

Classes IPC  ?

  • G11B 5/02 - Procédés d'enregistrement, de reproduction ou d'effacement; Circuits correspondants pour la lecture, l'écriture ou l'effacement
  • G11B 5/39 - Structure ou fabrication de têtes sensibles à un flux utilisant des dispositifs magnétorésistifs
  • H03F 3/45 - Amplificateurs différentiels
  • G11B 5/09 - Enregistrement numérique
  • G11B 20/10 - Enregistrement ou reproduction numériques

97.

Self-Encryption Drive (SED)

      
Numéro d'application 16708085
Statut En instance
Date de dépôt 2019-12-09
Date de la première publication 2020-06-11
Propriétaire
  • MARVELL INTERNATIONAL LTD. (Bermudes)
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Du, Ke
  • Zhang, Minda

Abrégé

A self encryption drive (SED) receives a media encryption key (MEK) from a key management server. The MEK is stored only in volatile memory of the SED. Data is encrypted for storage in a non-volatile storage media of the SED based on the MEK. Further, the MEK is erased in the volatile memory to crypto-erase the SED by deleting all instances of the MEK stored by the SED.

Classes IPC  ?

  • H04L 9/08 - Répartition de clés
  • H04L 9/32 - Dispositions pour les communications secrètes ou protégées comprenant des moyens pour vérifier l'identité ou l'autorisation d'un utilisateur du système
  • G06F 21/78 - Protection de composants spécifiques internes ou périphériques, où la protection d'un composant mène à la protection de tout le calculateur pour assurer la sécurité du stockage de données

98.

Self-Encryption Drive (SED)

      
Numéro d'application 16708203
Statut En instance
Date de dépôt 2019-12-09
Date de la première publication 2020-06-11
Propriétaire
  • MARVELL INTERNATIONAL LTD. (Bermudes)
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE, LTD. (Singapour)
Inventeur(s)
  • Zhang, Minda
  • Du, Ke

Abrégé

A self-encryption drive (SED) opens a communication session between the SED and a key management server. An identifier of the SED is sent to the key management server, where the identifier uniquely identifies a data structure in a database associated with the key management server and the data structure comprises a timestamp and a media encryption key (MEK). The data structure is received from the key management server, the data structure being wrapped with a shared session key associated with the communication session. The data structure is unwrapped with the shared session key and the MEK is stored only in the volatile memory of the SED based on the timestamp. Data is encrypted for storage in the non-volatile storage media of the SED based on the MEK stored only in the volatile memory of the self-encryption drive (SED). The MEK stored only in the volatile memory of the SED is erased to crypto-erase the SED.

Classes IPC  ?

  • H04L 9/08 - Répartition de clés
  • H04L 9/32 - Dispositions pour les communications secrètes ou protégées comprenant des moyens pour vérifier l'identité ou l'autorisation d'un utilisateur du système

99.

Circuit for multi-path interference mitigation in an optical communication system

      
Numéro d'application 16790463
Numéro de brevet 10880015
Statut Délivré - en vigueur
Date de dépôt 2020-02-13
Date de la première publication 2020-06-11
Date d'octroi 2020-12-29
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Smith, Benjamin P.
  • Riani, Jamal
  • Bhoja, Sudeep
  • Farhoodfar, Arash
  • Bhatt, Vipul

Abrégé

A circuit and method for mitigating multi-path interference in direct detection optical systems is provided. Samples of an optical signal having a pulse amplitude modulated (PAM) E-field are processed by generating a PAM level for each sample. For each sample, the sample is subtracted from the respective PAM level to generate a corresponding error sample. The error samples are lowpass filtered to produce estimates of multi-path interference (MPI). For each sample, one of the estimates of MPI is combined with the sample to produce an interference-mitigated sample.

Classes IPC  ?

  • H04B 10/69 - Dispositions électriques dans le récepteur
  • H04B 10/58 - Compensation pour sortie d’émetteur non linéaire
  • H04B 10/2507 - Dispositions spécifiques à la transmission par fibres pour réduire ou éliminer la distorsion ou la dispersion
  • H04B 10/54 - Modulation d'intensité
  • H04B 10/516 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs - Détails du codage ou de la modulation
  • H04B 10/00 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques

100.

Package structure for photonic transceiving device

      
Numéro d'application 16793550
Numéro de brevet 10908370
Statut Délivré - en vigueur
Date de dépôt 2020-02-18
Date de la première publication 2020-06-11
Date d'octroi 2021-02-02
Propriétaire
  • CAVIUM INTERNATIONAL (Îles Caïmanes)
  • MARVELL ASIA PTE LTD. (Singapour)
Inventeur(s)
  • Nagarajan, Radhakrishnan L.
  • Li, Peng-Chih
  • Kato, Masaki

Abrégé

A photonic transceiver apparatus in QSFP package. The apparatus includes a case having a base member, two partial side members, and a lid member to provide a spatial volume with an opening at a back end of the base member. Additionally, the apparatus includes a PCB, installed inside the spatial volume over the base member having a pluggable electrical connector at the back end. Further, the apparatus includes multiple optical transmitting devices in mini-transmit-optical-sub-assembly package, each being mounted on a common support structure and having a laser output port in reversed orientation toward the back end. Furthermore, the apparatus includes a silicon photonics chip, including a fiber-to-silicon attachment module, mounted on the PCB and coupled to a modulation driver module and a trans-impedance amplifier module. Moreover, the apparatus includes a pair of optical input/output ports being back connected to the fiber-to-silicon attachment module.

Classes IPC  ?

  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques
  • H04B 10/40 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs-récepteurs
  • H04B 10/516 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p.ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p.ex. les communications quantiques Émetteurs - Détails du codage ou de la modulation
  1     2     3     ...     69        Prochaine page